CTIMES - EDA

創意電子運用Cadence類比IP實現28nm製程WiGig SoC (2015.03.06)
益華電腦（Cadence）宣布，創意電子（GUC）達成在先進28nm CMOS製程的晶粒上整合三頻類比前端（tri-band analog front-end, AFE）IP與WiGig（IEEE 802.11ad）的晶片設計，此晶片實現完整的數位邏輯與類比電路整合，並達到首次流片成功

丹星科技採用Cadence VIP縮短驗證時間2.5倍 (2015.02.06)
全球電子設計創新廠商益華電腦（Cadence）宣布，專業矽智財（SIP）供應商丹星科技（M31 Technology）採用Cadence的驗證IP（VIP）產品，與手動的測試平台（testbench）結果相比，不但縮短了2.5倍的驗證時間，還能提升設計人員生產力，並確保更佳的驗證品質

是德科技發表新版先進設計系統軟體 (2015.01.20)
是德科技（Keysight）日前發表最新版的先進設計系統（ADS）軟體─ADS 205。這套軟體具備與Cadence Virtuoso的Silicon RFIC互通性，並提供GoldenGate-in-ADS整合性，以及其他多元的功能，以協助設計工程師提高設計效率

實現虛擬設計 (2015.01.15)
更好、更快、更便宜，是電子設計師和開發人員的一致目標。虛擬設計是實現三「更」的關鍵，但其正面臨著新的挑戰。這是一個現實的問題，畢竟我們生活在一個由利益驅動的世界

Mentor Graphics收購Flexras強化效益 (2015.01.15)
Mentor Graphics（明導國際）宣佈已收購技術開發商Flexras Technologies，該公司的專有技術縮短了積體電路（ICs）和系統級晶片（SoCs）的原型板製作、驗證和調試所需的時間。Flexras的時延驅動分區技術將擴大和加強Mentor的工具系列，?明工程師克服日益複雜的設計原型板製作所帶來的挑戰

海思半導體擴大採用Cadence工具與IP進行先進製程FinFET設計 (2014.12.17)
全球電子設計創新廠商益華電腦（Cadence）宣布，通訊網路與數位媒體晶片組解決方案供應商海思半導體（HiSilicon）已簽署合作協議，將於16奈米FinFET設計領域大幅擴增採用Cadence數位與客製/類比流程，並於10奈米和7奈米製程的設計流程上密切合作

Mentor Graphics公佈第25屆年度PCB技術領導獎名單 (2014.12.16)
Mentor Graphics 公司正式公佈第25屆年度PCB技術領導獎獲勝者，以延續一直以來推廣和表彰卓越印刷電路板（PCB）設計的傳統。本大賽始於1988年，現已成為電子設計自動化（EDA）行業持續時間最長的競賽評比項目

是德科技新版3D EM模擬軟體縮短FEM模擬時程一半 (2014.12.10)
是德科技（Keysight）日前推出旗下3D電磁模擬軟體的新版本Electromagnetic Professional (EMPro) 2015.01。新版軟體提供多項新功能，可有效縮短模擬時間並提高設計效率。 EMPro 2015.01最顯著的改進是將Finite Element Method（FEM）模擬軟體的模擬速度縮短了一半

Mentor Graphics推出用於PCIe 4.0的新驗證IP (2014.12.10)
Mentor Graphics（明導國際）宣佈新的MentorEZ-VIP PCI Express可即時使用的驗證IP。這一新的驗證IP（VIP）可將ASIC和FPGA設計驗證的測試平臺整合時間減少多達10倍。驗證IP旨在通過為常見協議和架構提供可複用構建模組來減少工程師構建驗證平臺所花費的時間

Cadence發表用於混合訊號設計的動態模擬特性新解決方案 (2014.11.11)
益華電腦（Cadence）發表Cadence Virtuoso Liberate AMS特性解決方案，這是首見適用於鎖相迴路（phase-locked loops；PLLs）、資料轉換、高速收發器與I/O等混合訊號區塊的動態模擬特性分析解決方案

Mentor增強型Flowmaster工具可應用於高級熱流體分析模擬 (2014.11.10)
Mentor Graphics公司為旗下用於熱流體系統的Flowmaster模擬軟體推出多項新功能，包括全新的Functional Mock-up Interface（FMI）和增強二次空氣分析的能力。Flowmaster產品可用於開發的各個階段，從概念到設計優化和驗證，減少設計上所需的時間，且能精確地模擬複雜的系統

是德科技推出DDR匯流排模擬器 (2014.10.24)
是德科技（Keysight）日前推出DDR匯流排模擬器（DDR Bus Simulator），為可根據JEDEC DDR記憶體匯流排規格產生準確的誤碼率（BER）輪廓的實用工具。該模擬器是Keysight EDA旗下Advanced Design System （ADS） 2014.11軟體新增的選項，可協助工程師快速準確地計算出記憶體介面之DQ和DQS眼圖概率密度分佈和BER輪廓

不分顏色：無色與雙色雙重曝光設計的對比 (2014.10.22)
信不信由你，不用畫兩張圖形就能進行雙重曝光（Double Patterning，DP）IC設計！通常，DP是一個「雙色」的流程，設計工程師從若干分解選擇中選出一種，送交製造（tape out）兩張光罩（以兩種不同顏色區分）

Cadence數位與客製／類比工具通過台積公司16FF+製程認證 (2014.10.07)
益華電腦（Cadence）宣佈其數位和客製／類比分析工具已通過台積公司（TSMC）的16FF+（FinFET Plus）製程的V0.9設計參考手冊（Design Rule Manual；DRM）與SPICE認證，相較於原16nm FinFET製程，讓系統和半導體廠商能夠運用此新製程在相同功耗下提升15%的速度，或在同等速度下省電30%

Cadence與ARM簽署新協議　擴大系統晶片設計合作 (2014.10.03)
益華電腦(Cadence)與安謀(ARM )簽署多年期技術取得協議。這項新協議立基於2014年5月所簽署的EDA技術取得協議(EDA Technology Access Agreement)，讓Cadence有權取得現在與未來的ARM Cortex處理器、ARM Mali GPU、ARM CoreLink系統IP、ARM Artisan實體IP與ARM POP IP

張志銘：量測儀器彈性化一步一腳印 (2013.06.22)
由於今日的設計變化又快又大，市場對量測儀器也出現彈性化客製功能的期許。安捷倫董事長暨電子量測事業群總經理張志銘接受CTIMES專訪表示，市場對PXI這類模組化儀器的需求確實不小，因為這類儀器能因應量測功能需求而客製化，擁有更高的彈性和擴充性

馬兒好又不吃草 EDA工具加速不必犧牲性能 (2010.07.15)
消費性電子平均售價逐步降低的今日，半導體廠商的利潤空間顯得越來越難以掌握。根據IC insights於今年四月發布的統計數字，2008年以後，半導體商的市場雖仍在成長，但GDP下降的趨勢卻沒有減緩

凌陽科技採用思源科技功能驗證系統 (2010.04.22)
思源科技（SpringSoft）日前宣佈，凌陽科技採用該公司Certitude功能驗證系統，是一種能夠提高硬體驗證的效率，並產生高品質的多媒體IC設計解決方案。 Certitude軟體可檢查出驗證環境的主要漏洞，此漏洞可能使臭蟲在RTL設計中（register transfer level，暫存器轉移層級）無法被發現

08年第四季全球EDA市場收入較去年同期跌17.7% (2009.04.13)
外電消息報導，EDA聯盟（EDAC）日前公佈了一份調查報告。報告中指出，受不景氣影響，2008年第四季全球EDA市場收入為13.2億美元，較去年同期下滑17.7%。 EDAC主席暨Mentor Graphics執行長Walden Rhines表示，去年第四季收入減少的主因，為一家主要的EDA供應商改變了收入確認模式

安捷倫與The MathWorks合推示波器及軟體組合 (2009.02.04)
安捷倫與The MathWorks共同宣佈，連同安捷倫5000、6000、7000和90000系列示波器一起銷售的MATLAB資料分析軟體，已經正式上市。安捷倫示波器與MATLAB資料分析軟體的結合，能使分析、虛擬和過濾信號工作變得更容易，因此可以為工程師節省寶貴時間