 |
西門子提供EDA多項解決方案 通過台積電最新製程認證 (2023.05.10)
身為台積電的長期合作夥伴，西門子數位化工業軟體日前在台積電2023 年北美技術研討會上公布一系列最新認證，展現雙方協力合作的關鍵成果，將進一步實現西門子EDA技術針對台積電最新製程的全面支援 |
|
西門子與聯電合作開發3D IC hybrid-bonding流程 (2022.09.30)
西門子數位化工業軟體近日與聯華電子（UMC）合作，為聯華電子的晶圓對晶圓堆疊（wafer-on-wafer）及晶片對晶圓堆疊（chip-on-wafer）技術提供新的多晶片 3D IC 規劃、組裝驗證，以及寄生參數萃取（PEX）工作流程 |
|
西門子多款IC設計解決方案獲台積電最新技術認證 (2022.06.28)
西門子數位化工業軟體近期在台積電2022技術論壇上宣佈，旗下多款先進工具已獲得台積電最新技術認證。
其中，西門子Aprisa數位實作解決方案獲得台積電業界領先的N5與N4製程認證 |
|
Mentor通過台積電最新3奈米製程技術認證 (2020.09.11)
Mentor，a Siemens business近期宣佈旗下多項產品線和工具已獲得台積電（TSMC）最新的3奈米（N3）製程技術認證。
台積電設計建構管理處資深處長Suk Lee表示：「此次認證進一步突顯了Mentor為雙方共同客戶以及台積電生態系統所創造的價值 |
|
Mentor EDA進一步支援三星Foundry 5/4奈米製程技術 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE（AFS）自訂和類比/混合訊號（AMS）電路驗證平台已通過三星Foundry的最新製程技術認證。客戶現在可以在三星的5/4奈米FinFET製程上使用這些產品，為其先進的IC設計tapeouts進行驗證和sign-off |
|
Mentor Calibre和Analog FastSPICE平台 通過台積電最新製程認證 (2020.05.26)
Mentor（西門子旗下子公司）近期宣佈，該公司的多項IC設計工具已獲得台積電領先業界的N5和N6製程技術認證。此外，Mentor與台積電的合作關係已擴展到先進封裝技術，可進一步利用Mentor Calibre平台的3DSTACK封裝技術來支援台積電的先進封裝平台 |
|
Mentor產品線通過聯電新22奈米超低功耗製程技術認證 (2020.03.19)
Mentor, a Siemens Business近日宣佈，Mentor的多條產品線，包括Calibre平台、Analog FastSPICE平台，以及Nitro-SoC數位設計平台，現已通過聯華電子（UMC）的22uLP（超低功耗）製程技術認證 |
|
Mentor擴展可支援台積電5奈米FinFET與7奈米FinFET Plus 製程技術的解決方案 (2018.11.20)
Mentor今（20）天宣佈其Mentor CalibreR nmPlatform 與Analog FastSPICE (AFS) 平台已通過台積電7奈米 FinFET Plus 與最新版本的5奈米FinFET製程認證。此外，Mentor 持續擴展Xpedition Package Designer 和Xpedition Substrate Integrator 產品的功能，以支援台積電的先進封裝技術 |
|
Mentor擴展可支援台積電5/7奈米FinFET Plus 製程技術的解決方案 (2018.11.19)
Mentor今天宣佈，該公司的Mentor Calibre nmPlatform 與Analog FastSPICE (AFS) 平台已通過台積電7奈米 FinFET Plus 與最新版本的5奈米FinFET製程認證。此外，Mentor 持續擴展Xpedition Package Designer 和Xpedition Substrate Integrator 產品的功能，以支援台積電的先進封裝技術 |
|
Mentor強化支援台積電5nm、7nm製程及晶圓堆疊技術的工具組合 (2018.05.02)
Mentor宣佈該公司Calibre nmPlatform 和Analog FastSPICE (AFS) 平台中的多項工具已通過台積電(TSMC)最新版5奈米FinFET和7奈米 FinFET Plus製程的認證，Mentor 亦宣佈，已更新其 Calibre nmPlatform工具，可支援台積電的Wafer-on-Wafer (WoW)晶圓堆疊技術，這些 Mentor工具以及台積電的新製程將能協助雙方共同客戶更快地為高成長市場實現矽晶創新 |
|
Mentor擴展台積電InFO與CoWoS設計流程解決方案協助推動IC創新 (2017.09.21)
Siemens業務部門Mentor宣佈，已為其Calibre nmPlatform、Analog FastSPICE (AFS) 平台、Xpedition Package Integrator和Xpedition Package Designer工具進行了多項功能增強，以支援台積電的創新InFO(整合扇出型)先進封裝與 CoWoS (chip-on-wafer-on-substrate)封裝技術 |
|
明導國際軟體已通過台積電12FFC與7nm製程進一步認證 (2017.03.22)
明導國際(Mentor Graphics)宣佈其Calibre平台((Calibre nmDRC、Calibre Multi-Patterning、 Calibre nmLVS、Calibre YieldEnhancer with SmartFill 和Calibre xACT? 工具)以及Analog FastSPICE (AFS)電路驗證平台已通過台積電(TSMC)最新版本的12FFC製程認證 |
|
Mentor增強對TSMC 7 奈米製程初期設計開發 (2016.03.28)
Mentor Graphics公司宣佈，藉由完成TSMC 10奈米FinFET V1.0認證，進一步增強和優化Calibre平台和Analog FastSPICE (AFS) 平台。此外，Calibre 和 Analog FastSPICE 平台已可應用在基於TSMC 7 奈米 FinFET 製程最新設計規則手冊 (DRM) 和 SPICE 模型的初期設計開發和 IP 設計 |
|
Mentor協助三星代工廠10奈米FinFET製程優化工具和設計流程 (2016.03.11)
Mentor Graphics公司（明導）宣佈與三星電子合作，為三星代工廠10奈米FinFET製程提供各種設計、驗證、測試工具及流程的優化。其中包括Calibre物理驗證套件、Mentor Analog FastSPICE（AFS）平台、Olympus-SoC數位設計平台和Tessent測試產品套件 |
 |
Xilinx推出Vivado設計套件HLx版 (2015.12.02)
美商賽靈思（Xilinx）推出Vivado設計套件HLx版，為All Programmable SoC、FPGA元件及打造可重用的平台提供了全新超高生產效率的設計方法。全新的HLx設計套件包含高階系統、設計和WebPACK版本 |
|
Mentor與GLOBALFOUNDRIES合作開發適用於22FDX平臺的設計參考流程 (2015.11.13)
Mentor Graphics（明導）宣布與 GLOBALFOUNDRIES合作，認證Mentor RTL到GDS平臺（包括 RealTime Designer物理RTL合成解決方案和Olympus-SoC佈局佈線系統）能夠完全適用於當前版本的 GLOBALFOUNDRIES 22FDX平臺設計參考流程 |
 |
實現車聯網應用的 IC 可靠性 (2015.10.14)
汽車IoV（車聯網）應用程式有很多獨特的要求。通常，不同的技術會整合到單顆的IC元件中。例如，輪胎壓力傳感模組不僅僅需要MEMS感測器設備，還需要射頻設備將資料傳輸到安全控制系統 |
|
Xilinx Vivado 2015.3運用IP子系統將設計提升至高水準 (2015.10.13)
美商賽靈思（Xilinx）推出Vivado設計套件2015.3版。此全新版本可讓平台和系統開發人員運用專為各種市場應用設計的隨插即用型IP子系統在更高的抽象層工作，進而大幅增加設計效率和降低開發成本 |
|
Mentor Graphics獲得TSMC 10nm FinFET 製程技術認證 (2015.09.21)
Mentor Graphics（明導）公司宣佈，Calibre nmPlatform已通過TSMC 10nm FinFET V0.9製程認證。此外，Mentor Analog FastSPICE電路驗證平臺已完成了電路級和元件級認證，Olympus-SoC數位設計平臺正在進行提升，以幫助設計工程師利用TSMC 10nm FinFET技術更有效地驗證和優化其設計 |
|
ARM發表全新 IP 工具套件 (2015.07.02)
全球 IP 矽智財授權廠商 ARM 發表全新 IP（矽智財）工具套件，協助系統單晶片（SoC）設計業者將原本需要耗時數月的 IP 系統配置、建構、組合等流程，大幅縮短至數天內即可完成 |
