 |
進入High-NA EUV微影時代 (2024.09.19)
比利時微電子研究中心（imec）運算技術及系統／運算系統微縮研究計畫的資深副總裁（SVP）Steven Scheer探討imec與艾司摩爾（ASML）合建的High-NA EUV微影實驗室對半導體業的重要性 |
 |
2025年臺灣半導體產值長15.9% 記憶體與AI需求為兩大動能 (2024.09.11)
資策會產業情報研究所(MIC)今(11)日發布半導體趨勢預測，2024至2025年全球半導體市場持續高度成長，創下2018年以來新高峰，其中，記憶體價格回溫與AI需求將為兩大成長動能 |
|
ASML助晶圓代工簡化工序 2025年每晶圓用電降30~35% (2024.09.06)
因AI人工智慧驅動半導體需求，全球晶片微影技術領導廠商艾司摩爾（ASML）今（6）日於SEMICON Taiwan 分享新一代高數值孔徑極紫外光（High NA EUV）微影技術，並表示將協助晶片製造商簡化製造工序、提高產能，並降低每片晶圓生產的能耗 |
|
揮別製程物理極限 半導體異質整合的創新與機遇 (2024.08.21)
半導體異質整合是將不同製程的晶片整合，以提升系統性能和功能。
在異質整合系統中，訊號完整性和功率完整性是兩個重要的指標。
因此必須確保系統能夠穩定地傳輸訊號，和提供足夠的功率 |
|
成大﹑日本東工大及國研院攜手合作 培育半導體異質整合科技人才 (2024.07.11)
現今的晶片縮小技術已近乎物理極限，先進封裝的異質整合成為半導體科技持續發展的重要關鍵。國立成功大學、日本東京工業大學與國研院台灣半導體研究中心攜手，要在既有的合作基礎加以強化學術量能與產業鏈結，強化半導體產業競爭力與培育高階人才，因應 AI 世代科技發展的需求 |
|
應材發表新晶片佈線技術 實現更節能AI運算 (2024.07.09)
基於現今人工智慧（AI）時代需要更節能的運算，尤其是在晶片佈線和堆疊方式對於效能和能耗至關重要。應用材料公司今（9）日於美國SEMICON WEST 2024展會，發表兩項新材料工程創新技術，旨在將銅互聯電網佈線微縮到2奈米及以下的邏輯節點，以協助晶片製造商擴展到埃米時代，來提高電腦系統的每瓦效能 |
|
宜鼎二廠落成擴產能 偕生態系承接邊緣AI佈局 (2024.07.01)
迎接邊緣AI浪潮下的龐大市場需求與動能，工控記憶體模組大廠宜鼎國際（Innodisk）今（1）日也正式啟用位於宜蘭的全球研發製造中心二期廠區，將從一廠工控儲存與擴充模組的定位向外擴張，打造為集團的AI核心基地，衝刺AI業務；偕同原廠與生態系夥伴奧援，讓邊緣AI軟硬整合涵蓋的層面更加完備，共創邊緣AI盛景 |
|
imec推出首款2奈米製程設計套件 引領設計路徑探尋 (2024.03.11)
於日前舉行的2024年IEEE國際固態電路會議（ISSCC）上，比利時微電子研究中心（imec）推出一款開放式製程設計套件（PDK），該套件配備一套由EUROPRACTICE平台提供的共訓練程式 |
|
應材Sculpta圖案化解決方案 拓展埃米時代晶片製造能力 (2024.02.29)
隨著台灣晶圓代工大廠持續向外擴充版圖，並將製程推進至2nm以下，正加速驅動晶片製造廠商進入埃米時代，也越來越受惠於新材料工程和量測技術。美商應用材料公司則透過開發出越來越多採用Sculpta圖案成形應用技術，與創新的CVD圖案化薄膜、蝕刻系統和量測解決方案 |
|
Microchip PIC16F13145系列MCU促進訂製邏輯晶片效能 (2024.01.25)
為了滿足嵌入式應用日益增長的客製化需求，Microchip Technology Inc.推出PIC16F13145 系列微控制器（MCU），配備全新核心獨立周邊（CIP），亦即可配置邏輯區塊（CLB）模組，可直接在MCU內創建基於硬體的訂製組合邏輯功能 |
|
國科會114年度科技預算增至1800億元 拓展AI晶片與資安實力 (2024.01.17)
國家科學及技術委員會(國科會)於今(17)日召開第9次委員會議，並提報「114年度政府科技發展重點規劃」，將重點投入晶創臺灣方案、淨零科技及太空科技等，並強化培育頂尖優秀科研人才 |
|
IDC公布2024全球半導體市場八大趨勢 將迎來新成長 (2023.12.07)
根據IDC（國際數據資訊）最新研究顯示，隨著全球人工智慧（AI）、高效能運算（HPC）需求爆發式提升，加上智慧型手機（Smartphone）、個人電腦（Notebook & PC）、伺服器（Server）、汽車（Automotive）等市場需求回穩，半導體產業預期將迎來新一輪成長浪潮 |
|
晶背供電技術的DTCO設計方案 (2023.08.11)
比利時微電子研究中心（imec）於本文攜手矽智財公司Arm，介紹一種展示特定晶背供電網路設計的設計技術協同優化（DTCO）方案，其中採用了奈米矽穿孔及埋入式電源軌來進行晶背佈線 |
|
應材創新混合鍵合與矽穿孔技術 精進異質晶片整合能力 (2023.07.13)
面對當前國際半導體市場競爭加劇，應用材料公司也趁勢推出新式材料、技術和系統，將協助晶片製造商運用混合鍵合（hybrid bonding）及矽穿孔（TSV）技術，將小晶片整合至先進2.5D和3D封裝中，既提高其效能和可靠性，也擴大了應材在異質整合（heterogeneous integration, HI）領域領先業界的技術範疇 |
|
系統技術協同優化 突破晶片系統的微縮瓶頸 (2023.06.25)
本文內容說明系統技術協同優化（STCO）如何輔助設計技術協同優化（DTCO）來面對這些設計需求。 |
|
imec觀點：微影圖形化技術的創新與挑戰 (2023.05.15)
此篇訪談中，比利時微電子研究中心（imec）先進圖形化製程與材料研究計畫的高級研發SVP Steven Scheer以近期及長期發展的觀點，聚焦圖形化技術所面臨的研發挑戰與創新。 |
|
去全球化風潮下，半導體供應鏈跨國佈局競力 (2023.04.14)
自2018年中以來，全球高科技產業面臨巨變，除了美中貿易衝突導致生產聚落轉移，影響全球運籌之外，COVID-19疫情、美中科技競爭、區域戰爭風險，以及新興科技應用等多元因素 |
|
台灣人工智慧晶片聯盟3年有成 發表六項世界級關鍵技術 (2023.03.29)
經濟部今日舉辦「AI on Chip科專成果發表記者會暨AITA會員交流會」，會中展示多項AI人工智慧晶片關鍵技術，包含新思科技的先進製程與AI晶片EDA軟體開發平台、創鑫智慧（NEUCHIPS）7奈米AI推論加速晶片、神盾指紋辨識類比AI晶片、力積電邏輯與記憶體異質整合製程服務、凌陽跨製程小晶片技術、以及工研院超高速嵌入式記憶體關鍵IP技術 |
|
imec開發虛擬晶圓廠 鞏固微影蝕刻製程的減碳策略 (2023.03.19)
由國際光學工程學會（SPIE）舉辦的2023年先進微影成形技術會議（2023 Advanced Lithography and Patterning Conference）上，比利時微電子研究中心（imec）展示了一套先進IC圖形化製程的環境影響量化評估方案 |
|
應材發表突破性電子束成像技術 加速開發先進製程晶片 (2022.12.19)
基於現今國內外半導體持續朝先進製程發展，晶片製造商也利用電子束技術來識別和描述無法用傳統光學系統辨識的小缺陷。應用材料公司今（19）日發表其突破性「冷場發射」（cold field emission, CFE）的電子束（eBeam）成像技術，便強調已成功商品化並供應客戶，未來將能更容易檢測與成像奈米級晶圓埋藏的缺陷 |
