 |
創意電子運用Cadence類比IP實現28nm製程WiGig SoC (2015.03.06)
益華電腦（Cadence）宣布，創意電子（GUC）達成在先進28nm CMOS製程的晶粒上整合三頻類比前端（tri-band analog front-end, AFE）IP與WiGig（IEEE 802.11ad）的晶片設計，此晶片實現完整的數位邏輯與類比電路整合，並達到首次流片成功 |
|
丹星科技採用Cadence VIP縮短驗證時間2.5倍 (2015.02.06)
全球電子設計創新廠商益華電腦（Cadence）宣布，專業矽智財（SIP）供應商丹星科技（M31 Technology）採用Cadence的驗證IP（VIP）產品，與手動的測試平台（testbench）結果相比，不但縮短了2.5倍的驗證時間，還能提升設計人員生產力，並確保更佳的驗證品質 |
 |
GLOBALPRESS矽谷參訪報導2 (2015.02.06)
在談完了FPGA、穿戴式電子與無線充電等領域之後，
這次要談的，是電源設計與晶片設計這兩個領域的發展狀況。
從這些業者的策略來看，
不難看出美國矽谷的設計能量與實力展現了多元紛呈的一面 |
|
Cadence提供ARM高階行動IP套裝完整的開發環境 (2015.02.04)
益華電腦（Cadence）與安謀（ARM）合作推出一個完整的系統級晶片（SoC）開發環境，支援ARM全新的高階行動IP套裝，它採用最新ARM Cortex-A72處理器、ARM Mali-T880 GPU與ARM CoreLink CCI-500快取資料一致互連（Cache Coherent Interconnect；CCI）解決方案 |
|
Cadence提供ARM高階行動IP套裝完整的開發環境 (2015.02.04)
益華電腦（Cadence）與安謀（ARM）合作推出一個完整的系統級晶片（SoC）開發環境，支援ARM全新的高階行動IP套裝，它採用最新ARM Cortex-A72處理器、ARM Mali-T880 GPU與ARM CoreLink CCI-500快取資料一致互連（Cache Coherent Interconnect；CCI）解決方案 |
|
海思半導體擴大採用Cadence工具與IP進行先進製程FinFET設計 (2014.12.17)
全球電子設計創新廠商益華電腦（Cadence）宣布，通訊網路與數位媒體晶片組解決方案供應商海思半導體（HiSilicon）已簽署合作協議，將於16奈米FinFET設計領域大幅擴增採用Cadence數位與客製/類比流程，並於10奈米和7奈米製程的設計流程上密切合作 |
|
從晶片到PCB Cadence包辦所有設計 (2014.12.09)
半導體產業的變化，使得Cadence的解決方案不僅完整，
更具備了前後連貫的特色，為的就是希望從問題的源頭開始，
設法將每個環個環結所面臨的問題，作一次性的解決 |
 |
Cadence發表用於混合訊號設計的動態模擬特性新解決方案 (2014.11.11)
益華電腦（Cadence）發表Cadence Virtuoso Liberate AMS特性解決方案，這是首見適用於鎖相迴路（phase-locked loops；PLLs）、資料轉換、高速收發器與I/O等混合訊號區塊的動態模擬特性分析解決方案 |
|
Cadence發表用於混合訊號設計的動態模擬特性新解決方案 (2014.11.11)
益華電腦（Cadence）發表Cadence Virtuoso Liberate AMS特性解決方案，這是首見適用於鎖相迴路（phase-locked loops；PLLs）、資料轉換、高速收發器與I/O等混合訊號區塊的動態模擬特性分析解決方案 |
|
Cadence數位解決方案協助創意電子完成1.8億邏輯閘SoC設計 (2014.10.21)
創意電子採用Cadence Encounter數位設計實現系統在台積16奈米FinFET Plus製程完成首件量產設計定案
益華電腦（Cadence）與創意電子宣布，創意電子在台積電16nm FinFET Plus （16FF+）製程上，採用Cadence Encounter數位設計實現系統完成首件高速運算ASIC的設計定案（tape-out） |
|
ARM與Cadence在台積新技術平台擴大IoT應用合作 (2014.10.15)
安謀（ARM）與益華電腦（Cadence）針對台積公司（TSMC）超低耗電技術平台擴大IoT與穿戴式裝置應用的合作。透過ARM的IP與Cadence混合訊號設計與驗證的整合式流程，以及低功耗設計和驗證流程最佳化，這項合作實現了IoT和穿戴式裝置的快速開發 |
|
ARM與Cadence在台積新技術平台擴大IoT應用合作 (2014.10.15)
安謀（ARM）與益華電腦（Cadence）針對台積公司（TSMC）超低耗電技術平台擴大IoT與穿戴式裝置應用的合作。透過ARM的IP與Cadence混合訊號設計與驗證的整合式流程，以及低功耗設計和驗證流程最佳化，這項合作實現了IoT和穿戴式裝置的快速開發 |
|
Cadence數位與客製／類比工具通過台積公司16FF+製程認證 (2014.10.07)
益華電腦（Cadence）宣佈其數位和客製／類比分析工具已通過台積公司（TSMC）的16FF+（FinFET Plus）製程的V0.9設計參考手冊（Design Rule Manual；DRM）與SPICE認證，相較於原16nm FinFET製程，讓系統和半導體廠商能夠運用此新製程在相同功耗下提升15%的速度，或在同等速度下省電30% |
|
Cadence與ARM簽署新協議 擴大系統晶片設計合作 (2014.10.03)
益華電腦(Cadence)與安謀(ARM )簽署多年期技術取得協議。這項新協議立基於2014年5月所簽署的EDA技術取得協議(EDA Technology Access Agreement)，讓Cadence有權取得現在與未來的ARM Cortex處理器、ARM Mali GPU、ARM CoreLink系統IP、ARM Artisan實體IP與ARM POP IP |
|
Cadence成果豐 CDNLive 2014 指標性大廠齊站台 (2014.08.18)
EDA（電子設計自動化）在台灣半導體產業中一向是相當重要的次產業之一，每到七月份之後，指標性的EDA大廠大多會在新竹舉辦一年一度的使用者大會，Cadence（益華電腦）同樣也不例外 |
|
重回簽核戰場 Cadence力推電晶體電性測試方案 (2014.08.08)
儘管EDA（電子設計自動化）大廠近年來持續致力於先進製程的開發工具的開發再輔以不斷強化IP陣容的作法，這有助於縮短SoC（系統單晶片）的開發時程，但事實上，綜觀終端系統設計，混合訊號與類比電路仍然是不可或缺的一環，身為EDA大廠之一的Cadence（益華電腦）仍然相當關注該領域的工具研發 |
|
Cadence發表Protium快速原型平台 以擴展系統級套裝 之低功耗驗證效能 (2014.07.29)
電子設計創新廠商Cadence益華電腦今日宣布，將藉由新一代Cadence Protium快速原型開發平台（Cadence Protium rapid prototyping platform）擴展系統套裝（System Development Suite）性能，進而提升軟體開發效率；此外，Cadence Palladium XP II驗證運算平台則新增IEEE 1801低功耗標準支援 |
|
Cadence任命石豐瑜（Michael Shih）掌管亞太區業務 (2014.07.28)
電子設計創新廠商益華電腦(Cadence Design Systems)宣布，任命石豐瑜先生（Michael Shih）為Cadence全球副總裁，掌管亞太區包括中國大陸、台灣、韓國和新加坡業務。石豐瑜先生帶來的是他深厚的半導體經驗，以及與客戶間的緊密聯繫 |
|
益華電腦與ARM擴大64位元處理器設計合作 (2014.05.26)
益華電腦(Cadence Design Systems, Inc.)宣布，與安謀控股(ARM Holdings plc)簽署第一份EDA技術取得協議，包括在ARM Cortex-A50處理器系列中使用ARM v8-A 64位元架構。同時這份協議也讓Cadence能夠使用ARMv7 32位元處理器技術、ARM Mali GPUs (繪圖處理單元)、System IP與ARM Artisan 庫 |
|
轉虧為盈 Cadence市場策略開花結果 (2014.04.30)
EDA大廠Cadence（益華電腦）在2014年的動作依然相當頻繁，除了持續採取併購策略，買進許多IP公司或是技術外，與晶圓代工龍頭TSMC在先進製程16nm FinFET也取得V1.0 DRM的認證，很明顯的，該公司的市場策略延續了去年既定的步調並加以深化 |
