CTIMES - 益華電腦

富士通與益華電腦建立全球合作關係 (2004.08.16)
富士通(Fujitsu)與Cadence益華電腦日本分公司宣佈簽訂全球合作關係之協定，雙方將共創先進系統單晶片（System-on-Chip）的設計環境。依照此協定所建構的設計環境，進一步因應先進SoC開發新設計方法的需求

IEEE為統一新EDA語言成立專門工作組 (2004.07.22)
IEEE日前宣佈，爲了統一目前正在開發Verilog-HDL（IEEE 1364）下一版本的2項活動、即“IEEE 1364升級版（IEEE P1364）”與“SystemVerilog（IEEE P1800）”，已在IEEE標準委員會（IEEE-SA）Corporate Initiative中成立了專門工作組

Cadence推出Allegro Design Workbench新軟體套件 (2004.07.07)
益華電腦發表Cadence Allegro新產品系列Allegro Design Workbench軟體套件，這項系統整合設計平台運用了MatrixOne的產品生命週期管理技術，可以提升工程生產力達百分之五十。藉由Cadence益華電腦與MatrixOne聯盟，整個設計鏈中的設計工程師們均可運用Allegro Design Workbench整合技術

益華電腦與COWARE合作推出系統級設計驗證方案 (2004.06.09)
益華電腦與CoWare共同宣布針對複雜的系統單晶片設計，推出可涵蓋電子系統層級之設計驗證作業的全套整合性流程。這套ESL設計驗證解決方案，可使客戶獲得系統層級設計技術，同時讓驗證作業的時間縮短50%

Silicon Image採用Neolinear的快速類比設計流程 (2004.04.06)
Cadence所代理的Neolinear公司宣布Silicon Image採用Neolinear的快速類比設計(Rapid Analog Design - RAD)流程，以便讓其類比和混合訊號矽智財(IP)可以針對不同製程被重複使用。Silicon Image是多樣化數位媒介安全傳輸及儲存作業的領導性供應商

Cadence益華電腦最佳化Virtuoso平台 (2004.03.01)
Cadence益華電腦宣佈已經對Virtuoso客製化設計平台進行最佳化，新增晶片整合流程，並搭配最新版的Virtuoso Chip Editor。結合這些解決方案之後，設計人員就可以從整個客製化的角度，而跨越類比、客製數位、射頻、記憶體/陣列，以及數位標準元件（standard cell）等多個設計領域，進行全尺寸實體整合的作業

Cadence與ARM攜手達成重要里程碑 (2004.02.19)
Cadence益華電腦與工業界16/32位元嵌入式RISC處理器解決方案的廠商–ARM（安謀國際），宣佈推出加入了Encounter RTL Compiler合成功能的更新版ARM-Cadence Encounter參考設計方法。這是ARM與Cadence益華電腦建立設計鏈合作關係的第一年中，所達成的一項重要的里程碑

Neolinear之NeoCircuit技術獲工研院採用 (2004.02.16)
Neolinear日前宣佈工業技術研究院系統晶片技術發展中心（STC/ITRI）採用NeoCircuit以進行類比、混合訊號、射頻等客製化積體電路設計之工作。工研院系統晶片技術發展中心（SoC Technology Center）組長，馬金溝博士表示：工研院參與台灣矽導計畫（Si-SOFT），負責找出最佳的EDA技術，為台灣的產業界建立一套參考設計流程

Cadence:Fire&Ice QXC通過TSMC Nexsys 90奈米技術驗證 (2004.02.02)
Cadence益華電腦宣佈其Fire & Ice QXC已經通過在台灣積體電路（TSMC）Nexsys 90奈米技術上之驗證。 Cadence表示，這項評估作業的結果顯示Fire & Ice QXC是一個精確的全晶片萃取器，可以計算出90奈米設計中的In-Die Process Variations

Cadence益華電腦宣布併購Q Design Automation (2004.01.28)
Cadence益華電腦宣布併購Q Design Automation。Q Design Automation是一家提供IC佈局轉移及最佳化創新解決方案的領導性供應商（IC佈局轉移及最佳化為目前各種設計中最主要之瓶頸之一）

Cadence：中國IC設計訓練計畫開始推動 (2003.12.12)
益華電腦（Cadence）日前與中國教育部簽訂了一項具指標性意義的合作備忘錄，預計在中國推動第一個國家型IC設計訓練計畫，為中國的國家型IC設計人才培訓計畫規劃出基礎架構

Cadence:NanoRoute已完成100件IC設計案例 (2003.11.13)
益華電腦（Cadence）日前表示，該公司Encounter數位IC設計平台的核心部分-NanoRoute繞線器，已經協助完成第一百套的IC設計成功案例。Cadence表示，從十八個月前產出第一套光罩以來，NanoRoute就一直被應用在微處理器、網路、繪圖、電信通訊及其他各種設計的ASIC/ASSP和COT設計方法中

CADENCE SOC ENCOUNTER獲創意採用 (2003.08.08)
益華電腦(Cadence)日前指出，創意電子已採用Cadence之SOC Encounter作為其數位IC設計平台，協助其解決其客戶設計服務中的各種奈米尺寸設計挑戰–尤其是虛擬原型設計、繞線、訊號完整性，以及時脈收斂等問題

不可忽視的印度科技精英 (2003.07.05)
中國同樣與印度努力尋求突破，渴望在晶片市場獲得優秀的商機；基於這樣的想法，印度和中國開始互相交流，以加強他們製造和設計之間的合作。

Cadence驗證平台獲ARM及NVIDIA採用 (2003.06.16)
益華電腦(Cadence)近期表示，安謀國際(ARM)及NVIDIA已決定採用Cadence的Incisive(tm)驗證平台，來進行其奈米等級IC的設計作業。Cadence指出，此平台所提供之全晶片效能，比RTL模擬的方式高出一百倍，並且可以讓整個驗證作業的時間縮短高達百分之五十

Cadence益華電腦研討會　 (2003.06.11)
一年一度設計驗證的研討會即將來臨了！邀請各位業界的先進,一起來參加這場經驗分享和技術交流的研討會。Cadence 益華電腦這一年來在高等驗證技術的推廣上獲得了極大的迴響

Cadence贊助『九十一學年度積體電路設計競賽』 (2003.05.05)
教育部顧問室自八十六學年度起，開始舉辦大學校院積體電路設計競賽，以鼓勵大學校院學生從事積體電路設計，培養實際設計能力。今年由教育部顧問室委託中央大學電機系及國家晶片系統設計中心(CIC)承辦

一年一度大專院校IC設計競賽6日登場 (2003.05.02)
教育部顧問室自八十六學年度起，開始舉辦大學校院積體電路設計競賽，以鼓勵大學校院學生從事積體電路設計，培養實際設計能力，增進學生興趣，進而培育更多矽導計畫與兩兆雙星計畫所需之積體電路設計人才

CADENCE併購GET2CHIP (2003.04.28)
益華電腦(Cadence)宣佈收購Get2Chip ，為業界晶片及系統設計公司提供奈米尺寸合成技術。Cadence針對數位IC設計，計劃將Get2Chip的技術整合到其Cadence Encounter平台之中。Get2Chip被稱為是『global focused synthesis』的核心技術已取得專利

Cadence『FIRST ENCOUNTER』獲TI採用 (2003.02.26)
益華電腦(Cadence)26日指出，德州儀器(TI)已經決定讓其ASIC團隊，全面使用CadenceR First EncounterR實體原型及配置系統。TI會將First Encounter整合在其特殊應用積體電路設計的流程中，以作為設計複雜、要求高效能的積體電路分割和時間分配解決方案