|
使用 P4 與 Vivado工具簡化資料封包處理設計 (2024.05.27) 加快設計週期有助於產品更早上市。實現多個設計選項的反覆運算更為簡便、快速。在創建 P4 之後可以獲取有關設計的延遲和系統記憶體需求的詳細資訊,有助於高層設計決策,例如裝置選擇 |
|
Cadence新一代矽前硬體除錯平台與軟體驗證系統 提升1.5倍效能 (2021.04.06) 電子設計大廠益華電腦(Cadence Design Systems, Inc.)發表新一代Cadence Palladium Z2硬體驗證模擬平台與原型驗證系統Protium X2,以應對爆炸性增長的系統設計複雜性和上市時間的壓力 |
|
Versal:第一款自行調適運算加速平台(ACAP) (2018.11.16) Versal ACAP為一個完全支援軟體編程的異質運算平台,將純量引擎、自行調適引擎和智慧引擎相結合,落實顯著的效能提升。該平台能使用於資料中心、有線網路、5G無線和汽車駕駛輔助等應用 |
|
Arm針對Xilinx FPGA推出免授權費用的Cortex-M處理器 (2018.10.02) Arm今宣布與Xilinx公司攜手合作,透過強化版Arm DesignStart計畫,將Cortex-M的優勢帶至FPGA,挹注開發者全新動能,以迅速、免費、簡單的途徑取得Arm IP。
隨著科技持續快速發展並突破疆界 |
|
Xilinx嵌入式視覺與工業物聯網等應用擴充成本最佳化產品系列 (2016.09.29) 美商賽靈思(Xilinx)宣佈為嵌入式視覺、工業物聯網等各類應用,擴展成本最佳化晶片產品系列。目前嵌入式視覺與工業物聯網應用需要收集、統計並分析來自各種感測器資料,以獲得可行的訊息洞見 |
|
Xilinx推出新型雙核元件擴大Zynq UltraScale+ MPSoC系列 (2016.06.20) 美商賽靈思(Xilinx)宣佈Zynq UltraScale+ MPSoC系列元件新增新型雙核產品。全新雙核「CG」系列產品將提升Zynq MPSoC產品系列的擴充性,包含雙應用與即時處理器組合等功能。此雙核元件以較低成本門檻,為現有的Zynq UltraScale+系列增加處理擴充能力,其提供四組ARM Cortex-A53、兩組Cortex-R5、一組繪圖處理單元及一組視訊編碼單元 |
|
Xilinx擴充SmartConnect技術 為16nm UltraScale+元件提升高效 (2016.04.21) 美商賽靈思(Xilinx)推出搭載SmartConnect技術擴充的Vivado設計套件的HLx 2016.1版,其能為UltraScale與UltraScale+元件產品系列提升效能表現。Vivado Design Suite 2016.1版內含SmartConnect技術擴充,可解決數百萬高密度系統邏輯單元設計的互連瓶頸,讓UltraScale與UltraScale+元件產品系列在高利用率的同時,可額外提升20%至30%的效能 |
|
Xilinx高階FinFET FPGA: 16奈米 Virtex UltraScale+元件出貨 (2016.02.01) 美商賽靈思(Xilinx)宣布已將Virtex UltraScale+ FPGA供貨給首家客戶,此產品為採用台積公司16FF+製程的高階FinFET FPGA。賽靈思積極接觸超過百餘家使用UltraScale+系列產品與設計工具的客戶,並將元件和/或主機板出貨給其中六十多家客戶 |
|
安富利「Introduction to Vivado SpeedWay」設計研討會亞洲區巡迴開始報名 (2015.11.02) (新加坡訊)全球技術分銷商安富利公司推出最新的ARTY Xilinx Artix-7 35T FPGA評估套件,並宣佈SpeedWay設計系列研討會於亞洲區巡迴開始接受報名。
安富利集團技術專家將全天指導「Introduction to Vivado Design Suite」的SpeedWay設計研討會,為參加者提供實際操作的產品體驗,這次體驗將協助參加者以Xilinx硬件描述語言(HDL)加速設計 |
|
Vivado IP集成器:加速IP創建和集成-Vivado IP集成器:加速IP創建和集成 (2014.07.22) Vivado IP集成器:加速IP創建和集成 |
|
Xilinx Vivado新 UltraFast設計方法 (2013.10.28) 美商賽靈思(Xilinx, Inc.)今日發布Vivado Design Suite 2013.3版本,提供全新的UltraFast設計方法、加強型隨插即用IP的配置、整合與驗證功能,以及局部重新配置 (Partial Reconfiguration) 功能 |
|
Xilinx Vivado設計套件加入全新UltraFast設計方法 (2013.10.25) 美商賽靈思(Xilinx, Inc.)今日宣佈針對其Vivado 設計套件推出全新UltraFast 設計方法。這套綜合性的設計方法可協助設計團隊運用Vivado 設計套件加速設計週期並提高其可預期性 |
|
Xilinx Vivado設計套件加速整合 (2013.04.14) All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思今日宣佈針對其業界首款SoC級設計套件Vivado Design Suite 推出全新版本,以及兩項提升生產力的重大功能。Vivado 設計套件2013.1版本包含一個全新以IP為導向並可加快系統整合的設計環境,同時具備一套可加速C/C++系統級設計和高階合成(HLS)的完整函式庫 |
|
賽靈思Vivado設計套件加速整合 (2013.04.12) All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思今日宣佈針對其業界首款SoC級設計套件Vivado Design Suite推出全新版本,以及兩項提升生產力的重大功能。Vivado 設計套件2013.1版本包含一個全新以IP為導向並可加快系統整合的設計環境,同時具備一套可加速C/C++系統級設計和高階合成(HLS)的完整函式庫 |
|
Xilinx推出Vivado設計套件 (2012.05.02) 美商賽靈思(Xilinx)日前發表Vivado 設計套件,這款以IP與系統為中心的全新設計環境,可為未來十年的“All Programmable”元件大大提升設計生產力。
Vivado設計套件不僅大幅加快可編程邏輯與IO的設計,並加速可編程系統整合和採用3D堆疊式矽晶互連技術的元件、ARM處理系統、類比混合訊號與大部分IP核心之建置 |