相關物件共 3 筆
|
| (您查閱第 頁資料, 超過您的權限, 請免費註冊成為會員後, 才能使用!) |
 |
新思發表OpenVera 2.0語言 (2002.04.24)
積體電路設計廠商－新思科技，24日發表OpenVera 2.0版本，新加入支援Intel ForSpec語言的OperaVera驗證敘述．OpenVera 2.0結合OpenVera硬體驗證語言的優點與Intel最新的一致性驗證語言格式 |
|
新思推出VCS Verilog模擬器最新版本─ VCS６.１ (2002.03.04)
新思科技4日發表其具業界領導地位的VCS Verilog 模擬器最新版本─ VCS６.１，與高效能的Scirocco VHDL模擬器─ Scirocco 2001.10。從已經採用這些最新版本模擬器的客戶設計結果發現 |
|
新思宣佈收購C LEVEL DESIGN的重要技術資產 (2002.01.02)
複雜晶片設計的科技公司─新思科技(Synopsys)，二日宣佈已經與C Level Design科技公司達成收購其技術資產的協議。新思科技計劃將C Level Design 的CycleC模擬技術整合進入新思的VCS(TM) 模擬器以加速硬體設計語言﹝HDL﹞的模擬 |
|
|
