新思科技4日發表其具業界領導地位的VCS Verilog 模擬器最新版本─ VCS６.１，與高效能的Scirocco VHDL模擬器─ Scirocco 2001.10。從已經採用這些最新版本模擬器的客戶設計結果發現，與前一個版本相比較，對Verilog設計暫存器轉換層與邏輯閘層的模擬效能，已經增強了近三倍，同時也顯示，記憶體的消耗也縮減了將近百分之三十．此外，新的交互編譯技術更包含了VCS６４位元版本，增強了Verilog設計的效能．而藉由這項技術，客戶已經可以在他們現存的驗證環境中模擬超過兩千萬邏輯閘的設計。

Sun Microsystems設計自動化暨電腦資源小組副總裁Sunil Joshi提出說，“我們將VCS６.１運用在我們的微處理器設計上，並與之前的版本進行比較，我們看到的是效能的提升。 而我們與新思科技持續的長久夥伴關係也已經為彼此的客戶提供了許許多多的好處，像是增強VCS 64位元在編譯模式的效能便是其一．"

新思科技表示，為了使客戶們能夠立即得到VCS６４位元科技的好處，新思科技發展了一種獨一無二的交互編譯模擬技術．交互編譯模擬技術允許客戶們將較大的設計在６４位元的伺服器上進行編譯，之後再利用３２位元的工作站模擬該設計．利用這樣的流程，客戶們可以針對第一次非常需要記憶體的編譯過程，利用他們６４位元機器效能上的優勢，同時使工程師們利用他們投資在現存的硬體及以Verilog可編程程式語言界面基礎的軟體從事模擬的工作．

Denali軟體市場行銷部副總裁，Kevin Silver表示，“我們許多的客戶都已經將Denali MMAV驗證智財與VCS整合到他們的驗證環境之中。我們也已經測試過新的VCS６４位元交互編譯技術，對於它能夠完全與我們現存的３２位元產品相容，允許我們的客戶不需要作任何修改或工具產品的更新，便能維持他們現存設計流程的結果呈現，著實令人感到振奮．”

VCS６.１支援最新標準的Verilog ２００１語言，包括最新的Verilog可編程程式語言界面（PLI）與其加強的Verilog可編程程式界面資料庫（VPI）．VCS與新思科技的Design Compiler(tm)一致詮釋Verilog ２００１標準，提供使用者們一個完全整合的Verilog設計與驗證流程．

最新推出的Scirocco VHDL模擬器版本─ ２００１.１０，不需經過使用者的調整，便可以提昇高達三倍的“out-of-the-box”事件基礎效能．其餘加強的地方還包含：針對以知名的VITAL格式，一種VHDL特殊應用積體電路元件庫設計標準，所描述的非暫存器轉換層級區塊與記憶體，擴充循環基礎的效能．當與VCS６.１相互結合，這些在Scirocco效能上的強化，使得混合硬體描述語言的模擬比之前的版本快了將近三倍．

新思科技驗證技術小組的資深副總裁暨總經理，Manoj Gandhi表示，“隨著晶片設計大小與複雜度的增加，Verilog、VHDL與混合硬體描述語言的驗證將持續會是重大的設計瓶頸．而我們創新的研發能力，再一次延伸我們主要的VCS與Scirocco模擬器的效能與能力，並且充分滿足我們客戶在驗證時程上的需求．”