 |
西門子與SPIL合作為扇出型晶圓級封裝提供3D驗證工作流程 (2023.06.13)
西門子數位化工業軟體與矽品精密工業（矽品；SPIL）合作，針對 SPIL 扇出系列的先進（IC）封裝技術，開發和實作新的工作流程，以進行 IC 封裝組裝規劃與 3D LVS（layout vs. Schematic）組裝驗證 |
 |
小晶片Chiplet夯什麼？ (2021.05.03)
隨著元件尺寸越接近摩爾定律物理極限，晶片微縮的難度就越高，要讓晶片設計保持小體積、高效能，除了持續發展先進製程，也要著手改進晶片架構(封裝)，讓晶片堆疊從單層轉向多層 |
|
三井金屬開始量產世代半導體封裝用的特殊玻璃載體HRDP (2021.01.25)
三井金屬今天宣布，該公司已開始為日本國內一家多晶片模組製造商量產HRDP。這是一種根據RDL First方法，使用玻璃載體為扇出型(Fan Out)面板級封裝建立超細電路的材料。
HRDP是一種特殊的玻璃載體，能夠實現次世代半導體封裝技術-扇出封裝的高效率生產，包括使用2/2μm或以下的線寬/線距(L/S)比設計的超高密度電路 |
|
KLA：實現高良率異構封裝組裝 將需更多檢測和量測步驟 (2020.07.27)
5G、IoT、人工智能和自動駕駛等市場持續增長，其動力是不斷提升的半導體含量。CTIMES特地專訪了KLA ICOS部門總經理Pieter Vandewalle，以及KLA營銷高級總監Stephen Hiebert，來為讀者釐清先進封裝測試設備的技術需求與市場挑戰 |
|
中勤展示異質整合智能晶圓載具 FOPLP FOUP首次亮相 (2019.09.18)
客製化晶圓、光罩、玻璃傳載及儲存設備商中勤實業，在SEMICON Taiwan台灣國際半導體展（I2828），展示一系列支援先進製程-異質整合的智能晶圓載具，首次展出應用於面板級扇出型封裝Fan-out Panel Level Packaging FOUP (FOPLP FOUP) |
|
工研院於SEMICON Taiwan展出軟性混合電子技術 低翹曲FOPLP是亮點 (2018.09.05)
工研院在今日開幕的SEMICON Taiwan 2018（2018國際半導體展）中，展出一連串以面板級扇出型封裝技術所開發的軟性混合電子應用成果，突破傳統半導體封裝製程以晶圓為載體的方式 |
