 |
多協議通訊系統提供更豐富的使用者體驗 (2024.07.30)
無線標準呈現明顯趨勢，朝向提供更高的無線性能、更大的頻寬和更低的延遲發展。 |
 |
西門子Solido IP驗證套件 為下一代IC設計提供端到端矽晶品質保證 (2024.05.22)
西門子數位工業軟體發佈全新的 Solido IP 驗證套件（Solido IP Validation Suite），這是一套完善的自動化簽核解決方案，可為包括標準元件、記憶體和 IP 區塊在?的所有設計智慧財產權（IP）類型提供品質保證 |
|
Ansys半導體模擬工具通過聯電3D-IC技術認證 (2023.10.19)
Ansys多物理解決方案已通過聯華電子最新堆疊晶圓 (WoW) 先進封裝技術認證的認證，可模擬其最新的3D整合電路（3D-IC）WoW堆疊技術，從而提高AI邊緣運算，圖形處理和無線通訊系統的能力，效率和效能 |
|
Cadence看好3D-IC大趨勢 持續朝向系統自動化方案商前進 (2022.12.14)
益華電腦(Cadence Design Systems)，日前在台北舉行了媒體團訪，由Cadence數位與簽核事業群的滕晉慶（Chin-Chi Teng）博士與台灣區總經理Brian Sung親自出席，除了分享Cadence在台灣的業務進展外，也針對未來的方案與市場布局做說明 |
|
Cadence推出全新Certus設計收斂方案 實現十倍快全晶片同步優化簽核 (2022.10.13)
益華電腦(Cadence Design Systems, Inc.) 宣布推出全新的Cadence Certus設計收斂解決方案(Closure Solution)，以應對晶片層級設計在尺寸及複雜性上所面臨日益增長的挑戰。Cadence Certus 設計收斂解決方案的環境可自動作業 |
|
西門子Calibre平台擴充EDA早期設計驗證解決方案 (2022.07.27)
西門子數位化工業軟體近期為其積體電路（IC）實體驗證平台，Calibre擴充了一系列電子設計自動化（EDA）早期設計驗證功能，可將實體和電路驗證任務「shift left」，既在設計與驗證流程的早期階段就識別、分析並解決複雜的IC和晶片級系統（SoC）實體驗證問題，協助IC設計團隊及公司更快將晶片送交光罩製造（tapeout） |
|
西門子推出適用類比、數位及混合訊號IC設計的mPower電源完整性方案 (2021.10.12)
西門子數位化工業軟體今天推出 mPower 電源完整性軟體，此軟體是業界首款也是唯一一款能為類比、數位及混合訊號 IC 提供幾乎無限可擴充性的 IC 電源完整性驗證解決方案，即便對於最大規模的 IC 設計，也可支援全面的電源、電遷移（EM）與壓降（IR）分析 |
|
Cadence推出新一代電路模擬器FastSPICE 效能高達3倍 (2021.05.21)
益華電腦 (Cadence Design Systems, Inc.)宣布全新的Cadence Spectre FX 模擬器(Simulator)，此新一代的FastSPICE電路模擬器能夠有效驗證記憶體和大規模系統單晶片(SoC)設計。Spectre FX 模擬器中具創新和可擴展性的FastSPICE架構，可為客戶提供高達3倍的效能 |
|
Mentor EDA進一步支援三星Foundry 5/4奈米製程技術 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE（AFS）自訂和類比/混合訊號（AMS）電路驗證平台已通過三星Foundry的最新製程技術認證。客戶現在可以在三星的5/4奈米FinFET製程上使用這些產品，為其先進的IC設計tapeouts進行驗證和sign-off |
|
Mentor產品線通過聯電新22奈米超低功耗製程技術認證 (2020.03.19)
Mentor, a Siemens Business近日宣佈，Mentor的多條產品線，包括Calibre平台、Analog FastSPICE平台，以及Nitro-SoC數位設計平台，現已通過聯華電子（UMC）的22uLP（超低功耗）製程技術認證 |
|
創意電子採用Cadence數位設計實現與簽核流程 完成AI及HPC應用的先進製程設計 (2019.12.10)
益華電腦(Cadence Design Systems, Inc.)宣布，創意電子(GUC)已成功部署了Cadence數位設計實現平台與簽核流程，並完成人工智慧（AI）及高效能運算（HPC）應用的先進製程（16、12及7奈米）設計 |
|
創意電子採用ANSYS方案 加速ASIC SoC設計 (2019.12.10)
創意電子（Global Unichip Corp）宣布採用ANSYS的解決方案來支援其先進技術、低耗能和嵌入式CPU的設計組合。
為了提供能滿足當前創新科技企業所需具快速導入特性、能及時解決客戶問題並成功完成簽證的先進ASIC服務，GUC選擇採用ANSYS RedHawk-SC以支援客戶的重要需求 |
|
大聯大品佳集團推出NXP i.MX8QM的QNX汽車數位儀表板方案 (2019.04.11)
大聯大控股今日宣佈，旗下品佳集團即將推出以恩智浦半導體（NXP）i.MX8Q為基礎的QNX汽車數位儀表板方案。
近年來，3D導航系統、3G/LTE無線裝置、高解析度彩色螢幕、語音辨識系統以及連接USB和藍芽數據的需求問世，也讓車用訊息娛樂系統的複雜程度因此提升 |
|
AMD發表全球首款7奈米資料中心GPU 支援PCIe 4.0 (2018.11.08)
AMD發表AMD Radeon Instinct MI60與MI50加速器，為全球首款7奈米製程資料中心GPU，旨在滿足新一代深度學習、高效能運算、雲端運算以及渲染等應用所需的運算效能需求。研究人員、科學家以及開發者等運用AMD Radeon Instinct加速器解決各種嚴峻與矚目的挑戰，包括大規模模擬、氣候變遷、計算生物學與疾病預防等 |
|
三星8LPP製程參考流程採用Mentor Tessent 工具 (2018.05.23)
Mentor宣佈Mentor Tessent產品已通過三星晶圓代工廠的8奈米LPP(低功率+)製程認證，針對行動通訊、高速網路/伺服器運算、加密貨幣以及自動駕駛等超大型設計，這些工具可提供顯著的設計與測試時間改善 |
 |
Mentor Graphics推出全新Calibre xACT寄生電路參數抽取平台 (2015.04.24)
Mentor Graphics（明導公司）推出全新Calibre xACT寄生電路參數抽取平台，該平台可滿足包括 14 nm FinFET在內廣泛的類比和數位電路參數抽取需求，同時最大限度地減少 IC 設計工程師的猜測和設置功夫 |
|
台積電認證Mentor Graphics軟體可應用於其10nm FinFET技術早期設計開發 (2015.04.20)
Mentor Graphics（明導）宣佈：台積電（TSMC）和Mentor Graphics已經達到在 10nm EDA認證合作的第一個里程碑。 Calibre實體驗證和可製造性設計（DFM）平臺以及 Analog FastSPICE（AFS）電路驗證平臺（包括AFS Mega）已由台積電依據最新版本的10nm設計規則和 SPICE模型認證 |
|
Cadence數位與客製/類比工具通過台積電10nm FinFET製程認證 (2015.04.13)
益華電腦（Cadence）的數位與客製/類比工具軟體已通過TSMC台積公司最新10奈米FinFET製程技術的設計參考手冊（Design Rule Manual, DRM）與SPICE模型認證。
Cadence客製/類比和數位設計實現與signoff工具已獲台積電高效能參考設計認證，能夠為客戶提供在10nm FinFET製程上最快速的設計收斂 |
|
鰭式場效電晶體積體電路設計與測試 (2014.11.03)
鰭式場效電晶體的出現對積體電路物理設計及可測性設計流程具有重大影響。鰭式場效電晶體的引進意味著在積體電路設計製程中互補金屬氧化物（CMOS）電晶體必須被建模成三維（3D）的元件，這包含了各種複雜性和不確定性 |
|
Altera開始量產銷售FPGA性能最高的SoC (2013.09.27)
Altera公司宣佈，開始量產銷售其Cyclone V SoC晶片以及Arria V SoC工程樣品。隨著處理器峰值時鐘頻率的提高——商用級Cyclone V SoC達到了925 MHz，汽車級達到了700 MHz，工業級Arria V SoC達到了1.05 GHz，在FPGA業界，這些元件成為性能最高的SoC |
