帳號:
密碼:
CTIMES / Cadence
科技
典故
第一顆電晶體(Transistor)的由來

第二次世界大戰末期,貝爾實驗室開始一項研究計畫,目標是研發出一種體積更小、功能更強大、更快速且可靠的裝置來取代真空管。1947年12月23日,由貝爾實驗室研發的電晶體取代了真空管,優點是體積更小、更可靠、且成本低廉,不僅孕育了今日遍及全球的電子半導體產業,同時也促成電訊電腦業、醫學、太空探測等領域產生戲劇性的改變。
Cadence益華電腦亞太區總裁居龍:人才為維持優勢的關鍵要素 (2007.02.28)
在IC設計領域中,儘管台灣人才不足,然而透過晶圓代工優勢,可以發展後段設計服務,不只幫助客戶設計還可生產,發揮一次購足(one stop shopping)的環境優勢。因此維持優勢的方式在於研發上的創新性問題,而人才正是技術創新的第一關鍵
Cadence低耗電解決方案 電源功耗共通格式整合 (2007.01.31)
電子設計創新廠商Cadence益華電腦,發表Cadence低耗電解決方案(Low-Power Solution),是一完善整合的低耗電晶片邏輯設計、驗證與設計實現的流程。Cadence益華電腦低耗電解決方案整合了針對Si2聯盟提出的電源功耗共通格式(Common Power Format,CPF),在早期的設計流程中就能考慮到電源的議題,為IC工程師們提供終端低耗電設計解決方案
Cadence推出台積90奈米RF製程設計套件 (2007.01.05)
電子設計與創新廠商Cadence益華電腦與台灣積體電路製造股份有限公司(TSMC)宣布,針對全新Cadence Virtuoso客製化設計平台,推出專屬的台積公司的90奈米RF製程設計套件(PDK)。90奈米RF製程設計套件是全系列支援最新Virtuoso設計平台的製程設計套件之一;Virtuoso客製化設計平台
惠瑞捷與Cadence聯手開發高效率大量生產診斷產品 (2006.07.19)
惠瑞捷股份有限公司(Verigy Ltd.)日前宣佈,擴大與Cadence Design Systems公司的合作開發計畫,以增進惠瑞捷V93000 SOC測試系統與Cadence Encounter Test系列產品間搭配使用的相容性,協助製造商縮短達成高良率目標所需的時間(Time-to-yield)
益華-2006 Silicon-Package-Board Design Seminar研討會 (2006.07.04)
一年一度 SPB (Silicon-Package-Board) 業界最重要的研討會即將來臨了! 我們誠摯地邀請各位業界的先進、以及我們敬愛的客戶,一起來參加這場經驗分享和技術交流的研討會
益華-2006 Silicon-Package-Board Design Seminar研討會 (2006.07.04)
一年一度 SPB (Silicon-Package-Board) 業界最重要的研討會即將來臨了! 我們誠摯地邀請各位業界的先進、以及我們敬愛的客戶,一起來參加這場經驗分享和技術交流的研討會
東芝推出採用X架構的商用系統單晶片元件 (2004.06.08)
X Initiative、益華電腦與東芝宣佈,東芝推出第一套採用創新X架構所開發的商用系統單晶片元件,?X架構寫下重大里程碑。X架構是一套大規模整合的新模式,協助業者製造更小、更快的晶片
Cadence推出 NANOROUTE Super-threaded繞線加速功能 (2004.05.27)
Cadence益華電腦宣佈其NanoRoute推出super-threaded繞線加速的功能,可進一步加快繞線作業的速度。Super threading現在已經被整合在SoC 4.1版Encounter 之NanoRoute中,其新的高速繞線功能,可在維持相同的時脈及訊號完整性下提供十倍的生產效能
新世代IC設計資料庫的開放與互通 (2003.06.05)
EDA業者的設計資料庫,是一複雜、精密,支援EDA應用程式中涵蓋RTL到光罩(mask)廣大範圍資料模組的軟體系統,其中包含的豐富資源對於IC設計者來說是可快速達成複雜設計的重要依據;本文將為讀者深入介紹一個具備開放與互通性的新世代資料庫之內涵與特色所在
王美萱:平台式完整解決方案 才是IC設計終極之路 (2003.05.05)
王美萱認為,IC設計產業在技術的發展上日趨複雜,設計工具不能像過去一樣採取前、後段分離的架構。平台式的設計工具完全解決方案,是EDA產業未來主要的發展方向。
Cadence發表PCB系統關鍵技術 (2003.04.11)
益華電腦(Cadnece)日前表示,為了解決將奈米尺寸之元件整合到系統時的差動訊號(Differential Signaling)問題,該公司發表一個新的解決方案,以速度達數十億位元的串列介面,協助高速印刷電路板(PCB)系統的設計和實行
奈米級IC設計趨勢是EDA業者的新挑戰 (2003.04.03)
儘管全球半導體市場在近兩年來表現不佳,但EDA產業卻在不景氣當中逆勢成長,根據Dataquest的分析報告,全球EDA產業在2001~2006的年複合成長率為16.7%,市場規模也呈現穩定成長的態勢;在地區別市場方面
Cadence推出INCISIVE驗證平台 (2003.03.14)
益華電腦(Cadence)日前發表一款適用於奈米級設計之單一核心驗證平台-CadenceR Incisive,可支援嵌入式軟體資料控制、資料路徑和類比/混合訊號/RF設計領域所需的整合驗證方法
EDA數據庫的開放新時代 (2003.03.11)
不像IC設計業一般百家爭鳴,電子設計自動化(EDA)工具市場的廠商屈指可數,而且在不斷併購地發展下,已形成兩大巨人──Cadence與Synopsys相互較勁的局面。在軟體的世界中
EDA數據庫的開放新時代 (2003.03.05)
Cadence已率先推動開放性設計數據庫的計畫,將其OpenAccess資料庫開放,Synopsys則在考量與Avant!合併後的實力更勝Cadence,而「開放」有助於打開更大的市場後,日前也明確訂定了「開放」的方針
零組件科技論壇──「IC設計的分工與升級」研討會實錄 (2002.11.05)
一直以來人們對零組件的解析總是不太重視,隨著積體電路發明、零組件的複雜性越來越高,MCU、CPU等關鍵零組件的地位也愈顯重要,但是這些零組件的功能、議題,甚至它的名相、定義等
再傳Mentor告Cadence (2002.07.31)
根據外電消息,EDA工具供應商Mentor對Cadence興訟,指控對方侵犯在硬體模擬方面的專利。但是這場專利官司只是幾年來這類題材官司的其中之一罷了。這場訴訟案是由Mentor的子公司Ikos Systems在美國德拉威洲的地區法庭提出,聲稱Candence及其子公司Quickturn侵犯了美國專利號:5,847,578,關於「可程式化多工輸出入埠」的專利
特許淨損達9000萬 (2002.07.19)
晶圓代工廠特許半導體(Chartered Manufacturing)昨日公佈第二季財務報告,該公司營收達1.28億美元,比起前季與2001年度同期各增加51.1%、26.6%;淨損達9,070萬美元,較前季的1.08億美元略為提升
Quickturn推出Palladium設計驗證系統 (2002.06.12)
益華電腦(Cadence Design System)所屬的Quickturn於日前發表其新款的Palladium設計驗證系統,及其所搭配的新的軟體,該系統能提供更高度的模擬加速,並且提供工程師一個單一、容易使用的除錯環境
Cadence將舉行媒體說明會 (2002.04.04)
益華電腦 (Cadence) 日前表示,隨著IC設計製程的規格縮小至0.13微米以下,所有的工程師都希望能找到一套完整的階層式IC建構 ( Implementation ) 的解決方案,以便能夠進行超大型、非常複雜的系統晶片 (System on Chip,SoC) 設計

  十大熱門新聞

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw