CTIMES - Mentor

Mentor多項產品通過台積電5nm/7nm製程認證 (2019.12.02)
在台積電2019開放創新平台（OIP）生態系統論壇上，Mentor宣佈最近通過台積電認證、擁有優異的新功能以及為台積電最先進製程開發晶圓廠特定的實現方案一系列的工具，可使Mentor和台積電的共同客戶受益，並有助於進一步擴展台積電持續成長的生態系統

Mentor的Tanner類比/混合訊號工具完成台積電類比IC特殊製程認證 (2019.10.14)
Mentor, a Siemens Business宣佈，該公司的Tanner類比/混合訊號（AMS）設計工具 ─ Tanner S-Edit原理圖擷取工具和Tanner L-Edit佈局編輯器 ─ 已通過TSMC的互通性PDK（iPDK）認證，可適用於台積電為大量類比IC設計提供的各種特殊製程技術

機器學習實現AI與EDA的完美匹配 (2019.09.10)
多年來，AI與EDA如何完美匹配，一直被工程人員討論著。實際上，人工智能已經開始逐漸在EDA領域發揮作用。不久之後，AI將可望在EDA領域找到一席之地。

強調系統導向 Mentor技術論壇推IC設計新思維 (2019.09.03)
Mentor今日在新竹舉辦2019年年度技術論壇。在AI與5G等大趨勢的推動下，今年的論壇定調在系統導向的IC設計，著重由系統端需求所發起的晶片設計發展，尤其是特定應用（domain-specific）優化為目標的晶片設計

愛德萬測試V93000系統導入SmartShell軟體 (2019.05.16)
(日本東京訊)半導體測試設備供應商愛德萬測試 (Advantest)推出新的功能「SmartShell」以延伸了旗下產品V93000的操作系統SmarTest的支援能力。此橋接軟體能讓V93000單一可擴充測試平台與電子設計自動化 (EDA) 環境直接溝通，後者包括來自西門子 (Siemens) 旗下事業體Mentor的Tessent Silicon Insight軟體

Mentor擴展可支援台積電5奈米FinFET與7奈米FinFET Plus 製程技術的解決方案 (2018.11.20)
Mentor今（20）天宣佈其Mentor CalibreR nmPlatform 與Analog FastSPICE (AFS) 平台已通過台積電7奈米 FinFET Plus 與最新版本的5奈米FinFET製程認證。此外，Mentor 持續擴展Xpedition Package Designer 和Xpedition Substrate Integrator 產品的功能，以支援台積電的先進封裝技術

Mentor擴展可支援台積電5/7奈米FinFET Plus 製程技術的解決方案 (2018.11.19)
Mentor今天宣佈，該公司的Mentor Calibre nmPlatform 與Analog FastSPICE (AFS) 平台已通過台積電7奈米 FinFET Plus 與最新版本的5奈米FinFET製程認證。此外，Mentor 持續擴展Xpedition Package Designer 和Xpedition Substrate Integrator 產品的功能，以支援台積電的先進封裝技術

Mentor與Teradyne推出ATE-Connect測試技術大幅縮短晶片除錯與測試上線時間 (2018.11.15)
Mentor今天宣佈，在其Tessent SiliconInsight 產品中針對IC除錯與測試上線(bring up)推出ATE-Connect?技術。 ATE-Connect技術開創了業界標準的介面，可免除與專有、測試機台特定軟體以及可測試性設計(DFT)平台間的通訊障礙

Mentor協助國家晶片系統設計中心建立矽光子設計流程標準 (2018.08.23)
Mentor和 Luceda Photonics正與台灣的國家實驗研究院國家晶片系統設計中心(CIC)合作，為以矽光子技術為基礎的積體電路(IC)建立設計流程的全國標準。Mentor的Tanner矽光子設計與佈局工具將作為此流程的基礎

Mentor「向左移」設計工具降低PCB開發時間與成本 (2018.06.12)
西門子旗下事業部Mentor，今日在台北舉行PCB系統論壇（PCB System Froum），針對電子系統PCB的開發與設計流程提出改善的解決方案，尤其是透過其自動化設計工具的協助，減少整體開發成本，同時縮短上市時程

三星8LPP製程參考流程採用Mentor Tessent 工具 (2018.05.23)
Mentor宣佈Mentor Tessent產品已通過三星晶圓代工廠的8奈米LPP(低功率+)製程認證，針對行動通訊、高速網路/伺服器運算、加密貨幣以及自動駕駛等超大型設計，這些工具可提供顯著的設計與測試時間改善

Mentor強化支援台積電5nm、7nm製程及晶圓堆疊技術的工具組合 (2018.05.02)
Mentor宣佈該公司Calibre nmPlatform 和Analog FastSPICE (AFS) 平台中的多項工具已通過台積電(TSMC)最新版5奈米FinFET和7奈米 FinFET Plus製程的認證，Mentor 亦宣佈，已更新其 Calibre nmPlatform工具，可支援台積電的Wafer-on-Wafer (WoW)晶圓堆疊技術，這些 Mentor工具以及台積電的新製程將能協助雙方共同客戶更快地為高成長市場實現矽晶創新

Mentor的Veloce硬體模擬平台協助英飛凌驗證AURIX微控制器 (2018.01.16)
Mentor宣佈英飛凌(Infineon Technologies)採用Veloce硬體模擬(emulation)平台，以為其汽車晶片平台的軟體與硬體元件滿足嚴格的驗證需求。英飛凌的建置已為汽車產業帶來了重大革新，可全方位提升駕駛體驗

Mentor和TowerJazz推出車用IC類比檢查套件 (2017.11.11)
Mentor和TowerJazz今天宣佈，推出新的類比設計檢查套件，包括元件對準、佈局對稱性、佈局方向/參數匹配等，套件採用完整的Calibre PERC平台，提供精細類比佈局需求的檢查和汽車可靠度檢查範本(template)

Mentor的Tessent VersaPoint技術協助瑞薩降低成本提升品質 (2017.11.02)
Mentor今天宣佈，在其Tessent ScanPro 與Tessent LogicBIST 產品中推出符合ISO 26262標準的VersaPoint?測試點技術。VersaPoint測試點技術可降低製造的測試成本並提升系統中(in-system)測試的品質 ─ 這是汽車與其他產業對高可靠度IC的兩個重要要求

Mentor擴展台積電InFO與CoWoS設計流程解決方案協助推動IC創新 (2017.09.21)
Siemens業務部門Mentor宣佈，已為其Calibre nmPlatform、Analog FastSPICE (AFS) 平台、Xpedition Package Integrator和Xpedition Package Designer工具進行了多項功能增強，以支援台積電的創新InFO(整合扇出型)先進封裝與 CoWoS (chip-on-wafer-on-substrate)封裝技術

滿足先進IC封裝設計需求明導推Xpedition高密度先進封裝流程 (2017.06.14)
為了提供更快速且高品質的先進IC封裝設計結果，明導國際（Mentor）推出了端到端Xpedition高密度先進封裝（HDAP）流程，其設計環境可提供早期、快速的原型評估；明導認為，此一工具與現有的流程相比，可大幅地減少時間，可再細部建置之前充分進行HDAP的最佳化設計

西門子收購Mentor Graphics完成 (2017.04.12)
透過進軍積體電路（IC）設計和嵌入式軟體領域，西門子顯著拓展其軟體業務，重點關注對電子系統和IC開發工具的強烈的市場需求，融合PLM和EDA軟體滿足當今智慧產品複雜開發需求

台積電與明導國際合作為新InFO技術變形提供設計與驗證工具 (2017.01.12)
明導國際(Mentor Graphics)宣佈該公司已與台積電(TSMC)就其Xpedition Enterprise平台以及Calibre平台擴展雙方的合作關係，為台積電的InFO(整合扇出型)技術提供適用於多晶片與晶片─DRAM整合應用的設計與驗證工具

Mentor為Verification Academy新增SystemVerilog課程和圖案庫 (2016.08.10)
Mentor Graphics公司為Verification Academy增加全新SystemVerilog課程和圖案庫以?明驗證工程師提高專業技能、生產率及設計品質。針對 UVM 驗證的 SystemVerilog 物件導向程式設計 (OOP) 課程由一位業內資深的 SystemVerilog 專家開發，可幫助工程師擴展 SystemVerilog 技能並在新概念、新技術與新方法方面保持與時俱進