CTIMES - 搜尋：模型認證

航太供應鏈迎資安升級持續瞄準國際搶訂單 (2023.08.04)
因應國際對於航太產品資訊安全的重視，並配合行政院數位發展部政策。台灣航太工業同業公會今（4）日於台中召開理監事聯席會議，宣告台灣航太產業供應鏈已迎來資安升級新時代，今年將共同配合產業資安強化推動小組（SIG），邀請會員廠商將資訊安全提高至國際規格，以利未來持續瞄準國際訂單

CYBERSEC 2022台灣資安大會登場　亞太最高規格資安盛會再攀新高 (2022.09.20)
呼應美眾院議長Nancy Pelosi訪台造成的資安事件，加深台灣各界對資安防護的迫切需求，亞太最高規格資安年度盛事「CYBERSEC 2022台灣資安大會」持續擴大規模舉辦，今（20）日於台北南港展覽二館盛大開幕

Cadence數位與客製/類比EDA流程獲台積電N6及N5製程認證 (2020.06.08)
全球電子設計廠商益華電腦(Cadence Design Systems, Inc.)宣佈，為台積電N6及N5製程技術提供優化結果，增強其數位全流程及客製/類比工具套裝。Cadence工具套裝運用於台積電最新N6及N5製程技術，已通過台積電設計規則手冊(DRM)及SPICE模型認證

台積電認證Mentor Graphics軟體可應用於其10nm FinFET技術早期設計開發 (2015.04.20)
Mentor Graphics（明導）宣佈：台積電（TSMC）和Mentor Graphics已經達到在 10nm EDA認證合作的第一個里程碑。 Calibre實體驗證和可製造性設計（DFM）平臺以及 Analog FastSPICE（AFS）電路驗證平臺（包括AFS Mega）已由台積電依據最新版本的10nm設計規則和 SPICE模型認證

Cadence數位與客製/類比工具通過台積電10nm FinFET製程認證 (2015.04.13)
益華電腦（Cadence）的數位與客製/類比工具軟體已通過TSMC台積公司最新10奈米FinFET製程技術的設計參考手冊（Design Rule Manual, DRM）與SPICE模型認證。 Cadence客製/類比和數位設計實現與signoff工具已獲台積電高效能參考設計認證，能夠為客戶提供在10nm FinFET製程上最快速的設計收斂