 |
Western Digital發表創新技術以推動開源介面標準與RISC-V處理器發展 (2018.12.06)
Western Digital Corp.在RISC-V Summit大會上發表了三項創新的開源技術，專為支援Western Digital內部RISC-V架構開發專案，以及日益成長的RISC-V架構生態系統所設計的，Western Digital技術長Martin Fink宣佈為推動網路儲存快取連貫性(cache coherent)與RISC-V架構指令集模擬器(Instruction Set Simulator)對應的開源標準，將計劃性開放新的RISC-V核心原始碼 |
|
Cadence提供ARM高階行動IP套裝完整的開發環境 (2015.02.04)
益華電腦（Cadence）與安謀（ARM）合作推出一個完整的系統級晶片（SoC）開發環境，支援ARM全新的高階行動IP套裝，它採用最新ARM Cortex-A72處理器、ARM Mali-T880 GPU與ARM CoreLink CCI-500快取資料一致互連（Cache Coherent Interconnect；CCI）解決方案 |
 |
ARM為高階行動體驗樹立全新標竿 (2015.02.04)
ARM推出全新的IP組合，為新上市的行動裝置樹立高階使用者體驗新標竿。這套IP組合是以高效能的行動處理器ARM Cortex-A72為核心，在特定的配置下，Cortex-A72可以較五年前的高階智慧型手機提供高於50倍的處理器效能 |
|
鎖定2015年主流行動與消費性電子市場 ARM推出強化版IP套件系列產品 (2014.02.11)
ARM今（11）宣布針對快速成長的主流行動與消費性電子產品市場，推出效能更佳功耗更低的強化版IP套件系列產品。該強化版的套件系列產品是針對2015年後問世的未來裝置需求而設計，為ARM針對主流市場所規劃的更新版的IP套件產品，內含處理器、顯示處理器、繪圖處理器、和實體IP等產品 |
|
CEVA推用於無線基礎設施解的 浮點向量 DSP內核 (2013.10.29)
數位訊號處理器(DSP)內核和平臺解決方案授權廠商CEVA公司宣佈推出全球第一款專門為先進無線基礎設施解決方案所設計的浮點向量(vector floating-point) DSP內核——CEVA-XC4500 DSP |
|
飛思卡爾發表多重核心通訊平台 (2007.06.26)
飛思卡爾半導體公佈新款的多重核心通訊平台，這款多重核心架構除了可提供前所未見的效率、性能及擴充性之外，也能解決研發多重核心軟體時所帶來的各種挑戰。飛思卡爾新策略的基礎在於使用演進到45奈米製程技術，以減少功率損耗並享有整合的優點 |
 |
積木化、跳島式運算時代來臨 (2005.07.05)
前運算領域發展的最新趨勢，就是一般常言的模組化運算、分散式運算（Distributed Computing）、平行運算（Parallel Computing），常提及的名詞則有叢集（Cluster）、網格（Grid）、雙核（Dual Core）、多核（Multi Core） |
