 |
意法半導體與ENGIE在馬來西亞簽訂再生能源發電供電長期協議 (2024.12.25)
服務橫跨多重電子應用領域之全球半導體領導廠商意法半導體（STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）宣布與BKH Solar Sdn Bhd太陽能發電廠簽訂為期21年的購電協議（PPA） |
|
雙列CFET結構全新標準單元結構 推動7埃米製程 (2024.12.09)
在本週舉行的 2024年IEEE國際電子會議（IEDM） 上，比利時微電子研究中心（imec）展示了一項突破性的技術創新：基於互補式場效電晶體（CFET）的雙列標準單元架構。這種設計採用了兩列CFET元件，並共用一層訊號佈線牆，成功實現製程簡化與顯著的面積縮減，為邏輯元件和靜態隨機存取記憶體（SRAM）開闢了微縮新途徑 |
 |
電子設備微型化設計背後功臣：連接器 (2024.10.24)
要滿足客戶對電子設備日益增加的功率和功能需求，必須實現連接器的微型化，但同時不能影響到產品的耐用性。材料科學是開發堅固耐用微型連接器的關鍵因素，即使在最具挑戰性的環境下，也能保持堅固耐用 |
|
SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力 (2024.10.15)
順應全球氣候變遷的挑戰，台灣半導體產業在脫碳方面也設定了包括提升能源效率及使用再生能源比例等明確挑戰目標，以促進產業的永續發展並提升競爭力。近日還由SEMI能源合作組織（SEMI EC）發表了《台灣低碳能源採購挑戰與解方》白皮書 |
|
3D IC與先進封裝晶片的多物理模擬設計工具 (2024.07.25)
在3D IC和先進封裝領域，多物理模擬的工具的導入與使用已成產業界的標配，尤其是半導體領頭羊台積電近年來也積極採用之後，更讓相關的工具成為顯學。 |
|
Microchip發佈《2023年永續發展報告》實踐環保和社會責任表現 (2024.07.04)
Microcchp發佈《2023年永續發展報告》，詳細介紹公司環境和社會影響項目的實施情況。「踐行職業道德和社會責任」為Microchip的指導價值觀之一，公司以誠實、道德和正直的方式管理業務，對待客戶、員工、股東、投資者、供應商、通路合作夥伴、社區和政府 |
|
是德、新思和Ansys共同開發支援台積電N6RF+製程射頻設計遷移流程 (2024.05.09)
是德科技（Keysight）、新思科技（Synopsys）和Ansys共同推出全新整合式射頻設計遷移流程，將台積電N16製程遷移至N6RF+技術，以滿足當今最嚴苛的無線積體電路應用，對功率、效能和面積（PPA）的要求 |
|
意法半導體發布2024年永續發展報告 (2024.04.23)
全球半導體領導廠商意法半導體（STMicroelectronics；ST）公布永續發展報告，敘述2023年ST在環境保護、社會責任和企業治理所獲得的成果，其有助於為所有利益關係人創造長期價值和推動業務永續發展 |
|
Cadence和NVIDIA合作生成式AI項目 加速應用創新 (2024.03.24)
益華電腦(Cadence Design Systems, Inc.)宣布．擴大與 NVIDIA 在 EDA、系統設計和分析、數位生物學(Digital Biology)和AI領域的多年合作，推出兩種革命性解決方案，利用加速運算和生成式AI重塑未來設計 |
|
群聯採Cadence Cerebrus AI驅動晶片最佳化工具 加速產品開發 (2024.01.31)
群聯電子日前已成功採用Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS數位化全流程，優化其下一代12nm製程NAND儲存控制晶片。Cadence Cerebrus為生成式AI技術驅動的解決方案，協助群聯成功降低了 35%功耗及3%面積 |
|
修復高達95% Cadence推出生成式AI自動識別和解決EM-IR違規技術 (2023.11.16)
益華電腦(Cadence Design Systems, Inc.）宣布，推出新的 Cadence Voltus InsightAI，這是業界首款生成AI技術，可在設計過程早期自動識別 EM-IR 壓降違規的根本原因，因而可以最有效率的選擇並加以實現與修正來改善功率、效能和面積(PPA) |
|
瑞昱採用Cadence Tempus時序方案 完成N12製程晶片設計 (2023.11.08)
益華電腦(Cadence Design Systems, Inc.）宣布，全球頂尖的網路與多媒體晶片大廠瑞昱半導體成功使用Cadence Tempus時序解決方案，完成N12高效能CPU核心簽核任務，同時大幅提升功耗、效能和面積 (PPA) |
|
新思科技利用全新RISC-V系列產品擴展旗下ARC處理器IP產品組合 (2023.11.08)
新思科技宣布擴大旗下ARC處理器 IP的產品組合，內容包括全新的RISC-V ARC-V處理器IP，讓客戶可以從各式各樣具備彈性與擴展性的處理器選項中進行選擇，為他們的目標應用提供理想的功耗-效能(power-performance)效率 |
|
施耐德電機利用數位與電氣化 降低建築83%碳排 (2023.11.08)
面對近年來全球寒暑氣候因為暖化而驟變，法商施耐德電機也在今（8）日發表最新研究指出，目前占全球碳排放近4成的建築，將是未來可否控制全球暖化幅度在1.5°C內的關鍵 |
|
新思科技利用全端大數據分析 擴充Synopsys.ai電子設計自動化套件 (2023.09.14)
新思科技宣布擴充旗下Synopsys.ai全端(full-stack)電子設計自動化(EDA)套件，針對積體電路(IC)晶片開發的每個階段，提供全面性、以人工智慧(AI)驅動的資料分析。新思科技的EDA資料分析解決方案，在半導體業界相關領域中，是首見可提供AI驅動的見解與優化，以提升探索、設計、製造與測試流程的產品 |
|
晶背供電技術的DTCO設計方案 (2023.08.11)
比利時微電子研究中心（imec）於本文攜手矽智財公司Arm，介紹一種展示特定晶背供電網路設計的設計技術協同優化（DTCO）方案，其中採用了奈米矽穿孔及埋入式電源軌來進行晶背佈線 |
|
新思科技針對台積電3奈米製程 運用廣泛IP產品組合加速先進晶片設計 (2023.07.27)
新思科技針對台積公司的N3E製程，利用業界最廣泛的介面 IP產品組合，推動先進晶片設計全新潮流。橫跨最為廣泛使用的協定，新思科技IP產品組合在多個產品線的矽晶設計，提供領先業界的功耗、效能與面積(PPA)以及低延遲 |
|
EDA的AI進化論 (2023.07.25)
先進晶片的設計與製造，已經是龐然大物，一般的人力早已無力負擔。幸好，AI來了。有了AI加入之後，它大幅提升了IC設計的效率，無論是前段的設計優化，或者是後段晶片驗證，它都帶來了無與倫比的改變 |
|
人工智慧：晶片設計工程師的神隊友 (2023.07.20)
隨著人工智慧的發展，晶片業者正在利用深度學習來進行比人類更快、更高效地晶片設計。晶片設計是一項複雜的工作，最近幾年不斷追求更高密度和性能的界限下，人工智慧已經在晶片設計中發揮著越來越大的作用 |
|
[COMPUTEX] 全面運算解決方案將實現以Arm建構的行動未來 (2023.05.29)
Arm 推出 2023 全面運算解決方案（TCS23），它將成為最重要的行動運算平台，為智慧手機提供優質解決方案。TCS23 透過一整套針對特定工作負載而設計與優化的最新 IP，而這些IP可成為一個完整系統，無縫地協同工作，以滿足使用者對行動體驗與日俱增的需求 |
