CTIMES - 3d封裝

歐姆龍X射線自動檢查平台有效解決晶片檢查量產化和自動化挑戰 (2024.09.05)
近年來，半導體產業在微型化領域，對於小晶片（chiplets）的整合技術進行封裝的需求正不斷增加。與傳統平面設計相比，小晶片的結構夠為複雜，並且採用3D封裝，這對於檢測精度也增加了嚴苛的要求

矽光子發展關鍵：突破封裝與材料障礙 (2023.08.21)
最終的光電融合是3D共封裝光學，即三維整合。可以毫不誇張地說，基於矽光子的光電子融合，將會是未來計算機系統和資訊網路的關鍵技術。

打造生態系小晶片捲起半導體產業一池春水 (2021.05.05)
大型半導體廠商正在開創出屬於自己的半導體小晶片生態系統。而小規模企業最大的挑戰仍是在於現成小晶片設計上的可用性。

異質整合揭櫫半導體未來20年產業藍圖 (2019.10.09)
晶片的設計和製造來到一個新的轉折。於是，異質整合的概念，就砰然降臨到了半導體的舞台上。它是驅動半導體未來20～30年最重要的發展趨勢。

3D封裝成顯學台積電與英特爾各領風騷 (2019.07.04)
除了提升運算效能，如何在有限的晶片體積內，實現更多的功能，是目前晶片製造商極欲突破的瓶頸。如今，這個挑戰已有了答案，由台積電與英特爾所主導的3D封裝技術即將量產，為異質整合帶來新的進展

KLA-Tencor：7奈米以下製程需有效降低顯影成型誤差 (2017.09.14)
7納米製程節點將是半導體廠推進摩爾定律（Moore’s Law）的下一重要關卡。半導體進入7納米節點後，製程將面臨更嚴峻的挑戰，不僅要克服晶圓刻蝕方面、熱、靜電放電和電磁干擾等物理效應，同時要讓信號通過狹小的線也需要更大的電力，這讓晶片設計，檢查和測試更難

Brewer Science：先進封裝可解決現階段製程微縮挑戰 (2017.09.13)
今日的消費性電子產品、網路、高效能運算 (HPC) 和汽車應用皆仰賴封裝為小型尺寸的半導體裝置，其提供更多效能與功能，同時產熱更少且操作時更省電。透過摩爾定律推動前端流程開發，領先的代工和積體裝置製造商 (IDM) 持續不斷挑戰裝置大小的極限，從 7 奈米邁向 3 奈米

Lab4MEMS專案獲歐洲創新大獎 (2016.12.09)
歐洲電子元件與系統領先計畫（Electronic Components and Systems for European Leadership，ECSEL）企業聯合會在義大利羅馬歐洲奈米電子論壇期間宣佈，Lab4MEMS 專案榮獲該組織2016年度創新獎

Molex MediSpec MID/LDS創新小巧式3D封裝 (2014.12.04)
Molex公司發佈MediSpec成型互連設備/激光直接成型（MID/LDS）產品，滿足創新3D技術的開發要求，結合先進的 MID 技術與LDS天線的專業知識，在一個單獨的成型封裝中實現整合式小螺距3D電路，是適用於高密度醫療器械的整合式小螺距

EVG和BSI創建臺灣超薄晶圓片粘合實驗室 (2009.01.15)
奧地利EVG和美國布魯爾科技公司（BSI）日前宣佈坐落於臺灣新竹工業園區的BSI應用實驗室安裝EVG 500系列晶圓片粘合系統。這項合作為亞太地區客戶的3D封裝積體電路和其他先進封裝技術開發提供及時的技術支援

NEXX Systems獲Alchimer技術授權 (2008.11.18)
奈米TSV金屬化公司Alchimer,S.A.日前宣佈已授權其eG ViaCoat產品予矽晶穿孔（TSV）應用之電解沉積系統NEXX Systems,Inc公司，作為生成TSV金屬鍍層細薄、保形的銅晶種層使用。根據協議