 |
AI時代裡的PCB多物理模擬開發關鍵 (2024.07.25)
AI應用興起，帶動了新一波的PCB板技術發展，也由於AI時代來臨，PCB板開發的多物理模擬思維也變得越來越重要。 |
 |
西門子與SPIL合作為扇出型晶圓級封裝提供3D驗證工作流程 (2023.06.13)
西門子數位化工業軟體與矽品精密工業（矽品；SPIL）合作，針對 SPIL 扇出系列的先進（IC）封裝技術，開發和實作新的工作流程，以進行 IC 封裝組裝規劃與 3D LVS（layout vs. Schematic）組裝驗證 |
|
西門子與聯電合作開發3D IC hybrid-bonding流程 (2022.09.30)
西門子數位化工業軟體近日與聯華電子（UMC）合作，為聯華電子的晶圓對晶圓堆疊（wafer-on-wafer）及晶片對晶圓堆疊（chip-on-wafer）技術提供新的多晶片 3D IC 規劃、組裝驗證，以及寄生參數萃取（PEX）工作流程 |
|
[西門子EDAxCTIMES] 應用自動化驗證工具消除線路圖設計錯誤 (2022.03.10)
在這設計日益複雜的PCB板設計中，仰賴人工檢查線路圖設計已不再可行，如何應用工具進行自動化消除線路圖設計的錯誤，是每個追求低成本與及時上市公司所面臨的挑戰 |
|
西門子與台積電深化合作 3D IC認證設計達成關鍵里程 (2021.11.04)
西門子數位化工業軟體，日前在台積電 2021開放創新平台 (OIP) 生態系統論壇中宣布，與台積電合作帶來一系列的新產品認證，雙方在雲端支援 IC 設計，以及台積電的全系列 3D 矽晶堆疊與先進封裝技術（3Dfabric）方面，已經達成關鍵的里程碑 |
|
西門子攜手日月光 開發次世代高密度先進封裝設計方案 (2021.02.25)
西門子數位化工業軟體宣佈，將與日月光（ASE）合作新的設計驗證解決方案，協助共同客戶更易於建立和評估多樣複雜的整合IC封裝技術與高密度連結的設計，且能在執行實體設計之前和設計期間使用更具相容性與穩定性的實體設計驗證環境 |
|
Mentor最新PCB技術領導獎名單出爐 Infinera獲最佳整體設計獎 (2020.12.21)
Mentor，a Siemens business日前公佈第28屆印刷電路板（PCB）技術領導獎（TLA）的獲獎名單。此計畫成立於1988年，是電子設計自動化（EDA）產業中歷史最悠久的PCB設計技術競賽，旨在表彰採用創新方法和設計工具來因應高複雜度PCB系統設計挑戰，並開發出業界領先產品的工程師和設計人員 |
|
Mentor高密度先進封裝方案 通過三星Foundry封裝製程認證 (2020.12.01)
Mentor, a Siemens business宣佈其高密度先進封裝（HDAP）流程已獲得三星Foundry的MDI（多晶粒整合）封裝製程認證。Mentor和西門子Simcenter軟體團隊與三星Foundry密切合作，開發了原型製作、建置、驗證和分析的參考流程，提供先進多晶粒封裝的完備解決方案 |
|
Mentor獲兩項台積電OIP年度合作夥伴獎 (2020.11.04)
Mentor, a Siemens Business近日憑藉其EDA解決方案，獲得由台積電（TSMC）頒發的兩項2020年度OIP合作夥伴獎。該獎項旨在表彰Mentor等台積電開放創新平台（OIP）生態系統的合作夥伴，在過去一年為實現下一世代晶片級系統（SoC）及三維積體電路（3DIC）設計所做的傑出貢獻 |
|
Mentor通過台積電最新3奈米製程技術認證 (2020.09.11)
Mentor，a Siemens business近期宣佈旗下多項產品線和工具已獲得台積電（TSMC）最新的3奈米（N3）製程技術認證。
台積電設計建構管理處資深處長Suk Lee表示：「此次認證進一步突顯了Mentor為雙方共同客戶以及台積電生態系統所創造的價值 |
|
Mentor擴展可支援台積電5奈米FinFET與7奈米FinFET Plus 製程技術的解決方案 (2018.11.20)
Mentor今（20）天宣佈其Mentor CalibreR nmPlatform 與Analog FastSPICE (AFS) 平台已通過台積電7奈米 FinFET Plus 與最新版本的5奈米FinFET製程認證。此外，Mentor 持續擴展Xpedition Package Designer 和Xpedition Substrate Integrator 產品的功能，以支援台積電的先進封裝技術 |
|
Mentor擴展可支援台積電5/7奈米FinFET Plus 製程技術的解決方案 (2018.11.19)
Mentor今天宣佈，該公司的Mentor Calibre nmPlatform 與Analog FastSPICE (AFS) 平台已通過台積電7奈米 FinFET Plus 與最新版本的5奈米FinFET製程認證。此外，Mentor 持續擴展Xpedition Package Designer 和Xpedition Substrate Integrator 產品的功能，以支援台積電的先進封裝技術 |
|
Mentor「向左移」設計工具 降低PCB開發時間與成本 (2018.06.12)
西門子旗下事業部Mentor，今日在台北舉行PCB系統論壇（PCB System Froum），針對電子系統PCB的開發與設計流程提出改善的解決方案，尤其是透過其自動化設計工具的協助，減少整體開發成本，同時縮短上市時程 |
|
西門子NX在統一平台上為產品開發提供跨領域工具 (2017.11.09)
西門子今日宣佈推出其NX軟體的最新版本。基於客戶部署準備和資料儲備，最新版NX軟體所提供的下一代設計、模擬和製造解決方案可協助企業在端到端流程中實現數位化雙胞胎的價值 |
|
Mentor擴展台積電InFO與CoWoS設計流程解決方案協助推動IC創新 (2017.09.21)
Siemens業務部門Mentor宣佈，已為其Calibre nmPlatform、Analog FastSPICE (AFS) 平台、Xpedition Package Integrator和Xpedition Package Designer工具進行了多項功能增強，以支援台積電的創新InFO(整合扇出型)先進封裝與 CoWoS (chip-on-wafer-on-substrate)封裝技術 |
|
滿足先進IC封裝設計需求 明導推Xpedition高密度先進封裝流程 (2017.06.14)
為了提供更快速且高品質的先進IC封裝設計結果，明導國際（Mentor）推出了端到端Xpedition高密度先進封裝（HDAP）流程，其設計環境可提供早期、快速的原型評估；明導認為，此一工具與現有的流程相比，可大幅地減少時間，可再細部建置之前充分進行HDAP的最佳化設計 |
|
台積電與明導國際合作為新InFO技術變形提供設計與驗證工具 (2017.01.12)
明導國際(Mentor Graphics)宣佈該公司已與台積電(TSMC)就其Xpedition Enterprise平台以及Calibre平台擴展雙方的合作關係，為台積電的InFO(整合扇出型)技術提供適用於多晶片與晶片─DRAM整合應用的設計與驗證工具 |
|
瞄準台積電InFO技術 明導以兩大平台因應 (2016.06.21)
在晶圓代工與封測領域兩大次產業之間最有趣的話題，莫過於晶圓代工跨足封裝市場的討論，從早前台積電與Xilinx（賽靈思）合作，推導出CoWoS技術，而近年來，台積電對於新一代的封裝技術InFO（Integrated Fan-Out；整合扇出型封裝）的推廣也相當不遺餘力，顯見台積電對於封裝市場的企圖心 |
|
Mentor Graphics宣佈PADS創新平臺又添新功能 (2016.05.06)
Mentor Graphics公司推出基於PADS PCB軟體的綜合產品創新平臺，該平臺幫助個體工程師和小型團隊解決開發現今電子產品所面臨的工程挑戰。隨著系統設計複雜度以及印刷電路板（PCB）、機構和系統工程師對易於使用工具的需求不斷增加，PADS平臺經擴展可幫助工程師實現從概念設計到交付製造，開發基於 PCB 的系統 |
|
Mentor Graphics啟動PCB技術領導獎年度計畫 (2015.09.18)
Mentor Grpahics(明導)公司正式發出第26屆年度技術領導獎（TLA）大賽的參賽邀請。這一大賽延續了該公司一直以來表彰卓越印刷電路板（PCB）設計的傳統。本大賽始予1988年，現已成為電子設計自動化(EDA)行業持續時間最長的競賽評比項目 |
