 |
新思科技利用全新RISC-V系列產品擴展旗下ARC處理器IP產品組合 (2023.11.08)
新思科技宣布擴大旗下ARC處理器 IP的產品組合，內容包括全新的RISC-V ARC-V處理器IP，讓客戶可以從各式各樣具備彈性與擴展性的處理器選項中進行選擇，為他們的目標應用提供理想的功耗-效能(power-performance)效率 |
|
新思科技與台積電合作 在N3製程上運用從探索到簽核的一元化平台 (2023.11.02)
新思科技近日宣佈擴大與台積公司的合作，並利用支援最新3Dblox 2.0標準和台積公司3DFabric技術的全面性解決方案，加速多晶粒系統設計。新思科技多晶粒系統解決方案包括3DIC Compiler，這是一個從探索到簽核一元化的平台，可以為產能與效能提供最高等級的設計效率 |
|
西門子收購 Avery Design Systems 續擴充IC驗證解決方案 (2022.11.14)
西門子數位化工業軟體今（14）日宣佈收購獨立於模擬的驗證IP供應商Avery Design Systems，將後者技術添加到西門子企業級驗證平台Xcelerator的產品組合中，藉以擴充其電子設計自動化（EDA）IC驗證產品套裝功能，讓客戶可以在模擬、硬體模擬和原型開發週期?，使用西門子驗證解決方案來優化產品的品質，並縮短上市時間 |
|
Imagination Open Access計劃提供GPU和AI加速器IP之存取權 (2022.06.02)
Imagination Technologies宣佈其Open Access（開放存取）計劃，藉由無須授權成本，為早期發展階段企業提供一流GPU和AI加速器IP之存取權。
透過降低進入SoC的設計門檻，使成長擴展型（scale-up）企業能為智慧家庭、智慧城市或智慧工廠的工業設計、智慧資訊站（kiosk）和電子看板、醫療保健技術等應用創造先進的物聯網和人工智慧產品 |
|
擴展IC驗證版圖 西門子收購Fractal Technologies (2021.05.19)
西門子數位化工業軟體宣佈收購Fractal Technologies，該公司總部位於美國和荷蘭，是一家領先的簽核級品質IP確認解決方案供應商。此次收購可以協助西門子的EDA客戶更快、更容易驗證其IC設計中使用的內部和外部IP以及單元庫，進而提高整體品質並加快產品上市時程 |
 |
Nexus技術平台：重新定義低功耗、小尺寸FPGA (2020.12.15)
為了支援AIoT、嵌入式視覺、硬體安全等應用，網路邊緣設備的硬體方案需要具備下列特徵：低功耗、高效能、高穩定性、小尺寸。 |
|
是德提交3GPP協定測試案例 驗證IP多媒體子系統的5G NR裝置 (2020.10.21)
是德科技（Keysight Technologies Inc.）日前宣布已率先提交協定測試案例至3GPP，以驗證支援IP多媒體子系統（IMS）的5G New Radio（NR）裝置。這是基於利用是德科技符合性測試工具套件，以及高通科技（Qualcomm Technologies）下一代 Snapdragon 行動平台的智慧型手機測試裝置 |
|
Cadence GDDR6 IP產品獲台積電N6製程認證 (2020.10.12)
電子設計大廠益華電腦(Cadence Design Systems, Inc.)宣佈，其GDDR6 IP獲得台積電6奈米製程(N6)矽認證，可立即用於N6、N7與還有即將到來的N5製程技術。GDDR6 IP由Cadence PHY和控制器設計IP與驗證IP(VIP)所組成，目標針對超高頻寬的記憶體應用，包括超大型運算、汽車、5G通訊及消費性電子，特別有關於人工智慧／機器學習(AI／ML)晶片中的記憶體介面 |
|
新唐科技利用Cadence Palladium Z1硬體驗證平台 加速MCU設計 (2020.08.23)
益華電腦(Cadence Design Systems)宣佈，新唐科技 (Nuvoton)採用Cadence Palladium Z1企業級硬體驗證模擬平台，以加速其工業及消費者應用程式之微控制器 (MCU) 的設計開發。與過去的解決方案相比，新唐科技使用Palladium Z1硬體驗證平台完成更快速的軟硬體整合，將作業系統啟動模擬時間從4天減少到只需60分鐘 |
|
CrossLinkPlus FPGA 簡化基於MIPI的視覺系統開發 (2020.06.16)
透過將FPGA的可重複程式化設計特性引入嵌入式視覺系統，CrossLinkPlus讓設計人員可以利用MIPI元件提供的成本和效能優勢。 |
|
Cadence為Arm CPU行動裝置開發 強化數位流程及驗證套件 (2020.06.02)
電子設計商益華電腦(Cadence Design Systems, Inc.)宣布擴大與Arm的長期合作關係，強化以Arm Cortex- A78和Cortex-X1 CPU為設計基礎的行動裝置開發。為了推動Cortex-A78和Cortex-X1的採用，Cadence提供了全面的數位化全流程快速採用套件（RAK），幫助客戶在功耗、性能和面積（PPA）上進行最佳化，並提高整體設計生產力 |
|
人工智慧正在改變EDA的設計流程 (2019.09.10)
EDA讓電子設計有了飛躍式的成長；如今，人工智慧正站在EDA成功的基礎上，正逐漸重塑了EDA設計的風貌。 |
|
聯發科技推出全球首款矽驗證7奈米56G PAM4 SerDes IP (2018.04.10)
聯發科技推出7nm FinFET矽驗證的56G SerDes IP，進一步擴充其ASIC產品陣列。該56G SerDes解決方案基於數位信號處理（DSP）技術，採用PAM4信號，具有高性能、低功耗及小面積，而7nm和16nm矽驗證則可確保該IP容易整合進各種先進產品設計中 |
|
Cadence率先提供藍牙Bluetooth 5驗證IP (2017.01.12)
益華電腦(Cadence)為Bluetooth 5提供Cadence驗證IP (VIP)，這是為最新版藍牙技術所提供的VIP。Bluetooth 5以提升八倍的資料傳送能力、四倍長的範圍和加倍的低功耗裝置連線速度，提供無縫的短距行動連接 |
|
使用AirCheck G2 Wireless Tester可有效排除WLAN故障 (2016.12.29)
NETSCOUT 提供了一系列 Wi-Fi 故障診斷工具來解決可能面臨到所有無線的問題。其中，AirCheck G2 Wireless Tester 是強大的故障診斷工具，可協助您識別和解決多種與Wi-Fi 相關的問題 |
 |
Mentor推出原生完整的UVM SystemVerilog記憶體驗證IP庫 (2016.03.09)
Mentor Graphics（明導）推出首個完全原生的UVM SystemVerilog記憶體驗證IP庫，該記憶體驗證IP庫可用於所有常用記憶體設備、配置和介面。Mentor在目前已可支援60多種常用外設介面（commonly used peripheral interfaces）和匯流排架構的Mentor驗證 IP（Mentor VIP）庫中新增了 1600多種記憶體模型 |
|
Cadence推出Palladium Z1硬體驗證模擬平台 (2015.11.18)
益華電腦（Cadence Design Systems）發表Cadence Palladium Z1硬體驗證模擬（emulation）平台，這是資料中心級（datacenter-class）硬體模擬系統，與前一代產品相比，可提供5倍的更高硬體模擬處理能力；若與最接近的競爭產品相比，工作負載效率平均提升了2.5倍 |
|
Mentor Graphics在企業驗證平臺新增ARM AMBA 5 AHB驗證IP (2015.11.16)
Mentor Graphics公司推出 ARM AMBA 5 AHB 總線的驗證 IP （VIP）。該新 VIP 在 Mentor企業驗證平臺（EVP）上提供，設計人員在同時使用Questa軟體模擬和Veloce硬體模擬對採用此新規範的晶片設計進行驗證時，可簡化並加快驗證流程 |
|
丹星科技採用Cadence VIP縮短驗證時間2.5倍 (2015.02.06)
全球電子設計創新廠商益華電腦（Cadence）宣布，專業矽智財（SIP）供應商丹星科技（M31 Technology）採用Cadence的驗證IP（VIP）產品，與手動的測試平台（testbench）結果相比，不但縮短了2.5倍的驗證時間，還能提升設計人員生產力，並確保更佳的驗證品質 |
|
Mentor Graphics推出用於PCIe 4.0的新驗證IP (2014.12.10)
Mentor Graphics（明導國際）宣佈新的MentorEZ-VIP PCI Express可即時使用的驗證IP。這一新的驗證IP（VIP）可將ASIC和FPGA設計驗證的測試平臺整合時間減少多達10倍。
驗證IP旨在通過為常見協議和架構提供可複用構建模組來減少工程師構建驗證平臺所花費的時間 |
