瀏覽人次：【3700】
| 開始時間﹕ |
六月二十七日(二) 18:30 |
結束時間﹕ |
八月三日(四) 21:30 |
| 主辦單位﹕ |
經濟部工業局 |
| 活動地點﹕ |
交通大學(光復校區)工程四館 |
| 聯 絡 人 ﹕ |
陳秋雲 |
聯絡電話﹕ |
03-5731744~5 |
| 報名網頁﹕ |
|
| 相關網址﹕ |
|
希望學員經過本課程的學習訓練後，可顯著提升其SoC設計之實作能力及產品品質，以從容解決SoC設計中種種的技術難關。學員需已了解基本的 Verilog 或 VHDL 硬體描述語言。 課程大綱: 1. Introduction to SoC and Reusable IP 2. SoC Design Process 3. Reusable and Verifiable IP Authoring – Skills and Practices 4. IP Verification 5. Assertion-Based Verification (ABV) 6. IP Hardening 7. IP-Based SoC Integration 8. SoC Verification 9. SoC Integration – On-Chip Bus (OCB) and AMBA 上課時間:每週二及週四18：30～21：30（7/24、7/26不上課）
|
