 |
富士通与益华计算机建立全球合作关系 (2004.08.16)
富士通(Fujitsu)与Cadence益华计算机日本分公司宣布签订全球合作关系之协议，双方将共创先进系统单芯片（System-on-Chip）的设计环境。依照此协议所建构的设计环境，进一步因应先进SoC开发新设计方法的需求 |
|
IEEE为统一新EDA语言 成立专门工作组 (2004.07.22)
IEEE日前宣布，爲了统一目前正在开发Verilog-HDL（IEEE 1364）下一版本的2项活动、即“IEEE 1364升级版（IEEE P1364）”与“SystemVerilog（IEEE P1800）”，已在IEEE标准委员会（IEEE-SA）Corporate Initiative中成立了专门工作组 |
|
Cadence推出Allegro Design Workbench新软件套件 (2004.07.07)
益华计算机发表Cadence Allegro新产品系列Allegro Design Workbench软件套件，这项系统整合设计平台运用了MatrixOne的产品生命周期管理技术，可以提升工程生产力达百分之五十。藉由Cadence益华计算机与MatrixOne联盟，整个设计链中的设计工程师们均可运用Allegro Design Workbench整合技术 |
 |
益华计算机与COWARE合作推出系统级设计验证方案 (2004.06.09)
益华计算机与CoWare共同宣布针对复杂的系统单芯片设计，推出可涵盖电子系统层级之设计验证作业的全套整合性流程。这套ESL设计验证解决方案，可使客户获得系统层级设计技术，同时让验证作业的时间缩短50% |
|
Silicon Image采用Neolinear的快速模拟设计流程 (2004.04.06)
Cadence所代理的Neolinear公司宣布Silicon Image采用Neolinear的快速模拟设计(Rapid Analog Design - RAD)流程，以便让其模拟和混合讯号硅智财(IP)可以针对不同制程被重复使用。Silicon Image是多样化数字媒介安全传输及储存作业的领导性供货商 |
|
Cadence益华计算机优化Virtuoso平台 (2004.03.01)
Cadence益华计算机宣布已经对Virtuoso客制化设计平台进行优化，新增芯片整合流程，并搭配最新版的Virtuoso Chip Editor。结合这些解决方案之后，设计人员就可以从整个客制化的角度，而跨越模拟、客制数字、射频、内存/数组，以及数字标准组件（standard cell）等多个设计领域，进行全尺寸实体整合的作业 |
|
Cadence与ARM携手达成重要里程碑 (2004.02.19)
Cadence益华计算机与工业界16/32位嵌入式RISC处理器解决方案的厂商–ARM（安谋国际），宣布推出加入了Encounter RTL Compiler合成功能的更新版ARM-Cadence Encounter参考设计方法。这是ARM与Cadence益华计算机建立设计链合作关系的第一年中，所达成的一项重要的里程碑 |
|
Neolinear之NeoCircuit技术获工研院采用 (2004.02.16)
Neolinear日前宣布工业技术研究院系统芯片技术发展中心（STC/ITRI）采用NeoCircuit以进行模拟、混合讯号、射频等客制化集成电路设计之工作。
工研院系统芯片技术发展中心（SoC Technology Center）组长，马金沟博士表示：工研院参与台湾硅导计划（Si-SOFT），负责找出最佳的EDA技术，为台湾的产业界建立一套参考设计流程 |
|
Cadence:Fire&Ice QXC通过TSMC Nexsys 90奈米技术验证 (2004.02.02)
Cadence益华计算机宣布其Fire & Ice QXC已经通过在台湾集成电路（TSMC）Nexsys 90奈米技术上之验证。
Cadence表示，这项评估作业的结果显示Fire & Ice QXC是一个精确的全芯片萃取器，可以计算出90奈米设计中的In-Die Process Variations |
|
Cadence益华计算机宣布并购Q Design Automation (2004.01.28)
Cadence益华计算机宣布并购Q Design Automation。Q Design Automation是一家提供IC布局转移及优化创新解决方案的领导性供货商（IC布局转移及优化为目前各种设计中最主要之瓶颈之一） |
|
Cadence：中国IC设计训练计划开始推动 (2003.12.12)
益华计算机（Cadence）日前与中国教育部签订了一项具指针性意义的合作备忘录，预计在中国推动第一个国家型IC设计训练计划，为中国的国家型IC设计人才培训计划规划出基础架构 |
|
Cadence:NanoRoute已完成100件IC设计案例 (2003.11.13)
益华计算机（Cadence）日前表示，该公司Encounter数字IC设计平台的核心部分-NanoRoute绕线器，已经协助完成第一百套的IC设计成功案例。Cadence表示，从十八个月前产出第一套光罩以来，NanoRoute就一直被应用在微处理器、网络、绘图、电信通讯及其他各种设计的ASIC/ASSP和COT设计方法中 |
|
CADENCE SOC ENCOUNTER获创意采用 (2003.08.08)
益华计算机(Cadence)日前指出，创意电子已采用Cadence之SOC Encounter作为其数字IC设计平台，协助其解决其客户设计服务中的各种奈米尺寸设计挑战–尤其是虚拟原型设计、绕线、讯号完整性，以及频率收敛等问题 |
 |
不可忽视的印度科技精英 (2003.07.05)
中国同样与印度努力寻求突破，渴望在晶片市场获得优秀的商机；基于这样的想法，印度和中国开始互相交流，以加强他们制造和设计之间的合作。 |
|
Cadence验证平台获ARM及NVIDIA采用 (2003.06.16)
益华电脑(Cadence)近期表示，安谋国际(ARM)及NVIDIA已决定采用Cadence的Incisive(tm)验证平台，来进行其奈米等级IC的设计作业。 Cadence指出，此平台所提供之全晶片效能，比RTL模拟的方式高出一百倍，并且可以让整个验证作业的时间缩短高达百分之五十 |
 |
Cadence益华计算机研讨会 (2003.06.11)
一年一度设计验证的研讨会即将来临了！
邀请各位业界的先进,一起来参加这场经验分享和技术交流的研讨会。Cadence 益华计算机 这一年来在高等验证技术的推广上获得了极大的回响 |
|
Cadence赞助『九十一学年度积体电路设计竞赛』 (2003.05.05)
教育部顾问室自八十六学年度起，开始举办大学校院积体电路设计竞赛，以鼓励大学校院学生从事积体电路设计，培养实际设计能力。今年由教育部顾问室委托中央大学电机系及国家晶片系统设计中心(CIC)承办 |
|
一年一度大专院校IC设计竞赛6日登场 (2003.05.02)
教育部顾问室自八十六学年度起，开始举办大学校院积体电路设计竞赛，以鼓励大学校院学生从事积体电路设计，培养实际设计能力，增进学生兴趣，进而培育更多矽导计画与两兆双星计画所需之积体电路设计人才 |
|
CADENCE并购GET2CHIP (2003.04.28)
益华电脑(Cadence)宣布收购Get2Chip ，为业界晶片及系统设计公司提供奈米尺寸合成技术。 Cadence针对数位IC设计，计划将Get2Chip的技术整合到其Cadence Encounter平台之中。 Get2Chip被称为是『global focused synthesis』的核心技术已取得专利 |
|
Cadence『FIRST ENCOUNTER』获TI采用 (2003.02.26)
益华电脑(Cadence)26日指出，德州仪器(TI)已经决定让其ASIC团队，全面使用CadenceR First EncounterR实体原型及配置系统。 TI会将First Encounter整合在其特殊应用积体电路设计的流程中，以作为设计复杂、要求高效能的积体电路分割和时间分配解决方案 |
当传输技术进入数字时代之后，用户及厂商对于数字显示的质量要求越来越注重，结合显示适配器硬件的数字显示接口标准，其发展进度因而更受到瞩目。
