在迎来高数值孔径极紫外光（high-NA EUV）微影时代之际，比利时微电子研究中心（imec）运算技术及系统／运算系统微缩研究计画的资深??总裁（SVP）Steven Scheer探讨imec与艾司摩尔（ASML）合建的High-NA EUV微影实验室对半导体业的重要性。

由ASML与imec联手在荷兰费尔德霍温建立的微影实验室正式启用，为推动High-NA EUV技术迈向量产立下了里程碑。记忆体和逻辑晶片的顶尖制造商现在可以使用首款0.55NA高数值孔径（high-NA）EUV曝光原型机TWINSCAN EXE:5000及周边基础设施，包含涂布及显影机、量测工具、晶圆及光罩处理系统。在IDM及晶圆代工厂的晶圆厂房开始运作这些微影机台之前，imec与ASML将协助他们降低这项图形化技术的开发风险，并支援他们开发专有的High-NA EUV应用案例。

实验室未来也会开放给更广泛的供应商生态系统来使用。实验室的显影设施将能让他们在High-NA EUV专用材料与设备的工程设计领域成为先锋。实验室的第三类使用者则是imec及其先进图形化研究计画的几位夥伴，该计画推动图形化生态系统朝向High-NA EUV的未来技术世代发展。

比利时微电子研究中心（imec）运算技术及系统／运算系统微缩研究计画的资深??总裁（SVP）Steven Scheer表示，这间位於荷兰费尔德霍温的High-NA EUV微影联合实验室的成立目标是加速High-NA EUV技术量产并提升其成本效益。ASML与蔡司（ZEISS）在短时间内已经成功开发high-NA EUV曝光机的专用解决方案，这些方案与曝光源、光学元件、镜头变形、光罩场域拼接、缩短焦点深度（DOF）、边界放置误差及叠对准确性有关。

同时，imec携手ASML及我们的广泛供应商网络密切合作，共同筹备0.55NA图形化生态系统如同imec在2024年国际光电工程学会（SPIE）先进微影成形技术会议（Advanced Lithography and Patterning Conference）所公布的消息。确保了用於第一代High-NA EUV的先进光阻剂、涂布底层材料、光罩、量测技术、（变形）成像策略、光学邻近修正（OPC）与整合图形化及蚀刻技术都能如期供应。

这些筹备工作在近期促成了首批晶圆的曝光，宽度为10奈米和16奈米的导线／间隔（space）即间距（pitch）为20奈米和32奈米，分别能在金属氧化物阻剂（MOR）与化学放大阻剂（CAR）曝光後印刷出图形。目前曝光原型机与基础建设已经就绪，预计在2025-2026年将会导入量产。

图一 : 由imec与ASML合建的High NA实验室所用的High-NA EUV曝光机EXE:5000展示一次曝光後所取得的16奈米宽导线图形，以及首次实现10奈米宽的导线图形。

首例应用： 14A逻辑晶片与D0a动态随机存取记忆体（DRAM）

Steven Scheer表示：「High NA EUV的首例应用会是14A（埃米）世代逻辑晶片的量产，该技术节点将会以单次曝光完成24奈米间距的金属导线／间隔（M0／M2层）图形化，甚至最终微缩到18奈米间距。相较於现有的多重图形化0.33NA EUV制程，0.55NA单次曝光将能提高产率和缩短周期时间，甚至可能减少二氧化碳排放量。最终，这项技术会成为互补式场效电晶体（CFET）晶片的关键技术，为这种晶片的特殊复杂结构生产图形。

记忆体的晶片制造则会随後导入这项技术，用来生产动态随机存取记忆体（DRAM）的最关键元件结构。High-NA EUV技术估计将能透过单次曝光来生产电荷储存节点连接垫（storage node landing pad）与位元线周边的图形。2D动态随机存取记忆体（DRAM）的D0a技术世代会是第一个应用契机，所需的中心间距为28奈米。」

迈向High-NA EUV的未来技术世代

Steven Scheer指出：「尽管先进半导体生态系统的目标是在短期内把High-NA EUV技术引进量产，但是imec及其夥伴看得更为长远，聚焦在实现High-NA EUV的未来技术世代。为了这些研发活动，由imec与ASML合建的High-NA EUV微影实验室将作为imec设施的虚拟延伸。虽然曝光会在荷兰费尔德霍温进行，但是前处理与後处理的部分工作仍将在imec的12寸晶圆无尘室进行。

首先，我们会密切监测High-NA EUV微影束型（cluster）原型机的性能束型机即相连的曝光机与显影机。为此，imec目前持续在制备专用的晶圆堆叠，基线制程也正在转移到High-NA EUV束型原型机上。我们的团队将会评估束型机的最高解析度（最终目标是实现导线／间隔的金属间距为18奈米、接触孔洞间距为28奈米）、稳定性（例如经过曝光後的关键尺寸稳定度与结构缺陷密度）以及有效焦点深度（DOF）。因为这种机台的数值孔径更高，其焦点深度（DOF）预计会比0.33NA EUV设备还要小两到三倍，这也是0.55NA EUV设备所用的光阻薄膜更薄的原因之一。

此外，我们也携手量测领域的夥伴，目前已经在这间联合实验室开发及安装专用的检测工具，用来监测与改善图形化结构的表面缺陷。一直以来，电子束检测都被选为研究超小型接触孔洞表面缺陷的主要工具。我们希??能实现业界的远大目标：每测量一百万个接触孔洞时，把每个接触孔洞的缺陷数量控制在只有一个。在金属导线／间隔方面，光学检测工具则与电子束整合，以侦测和分类缺陷，并引导实现每立方公分只有不到一个缺陷的目标。

最後，逻辑与DRAM应用案例也正在酝酿。较大型的制程模组未来会针对图形化解析度与表面缺陷进行检查，采用例如检测工具与电气测试的组合。」

扩展O.33NA EUV业务 促使高低数值孔径双获益

Steven Scheer表示：「在我们的无尘室，最新一代的0.33NA EUV曝光机仍是用来协助优化新世代High-NA EUV图形化生态系统的辅助工具组。另外，并非所有的晶片特徵都需要High-NA EUV技术试想元件中间与全域的晶片内连导线，因此，我们也持续改良0.33NA EUV生态系统。除此之外，0.33NA与0.55NA曝光技术还有一些常见的挑战，像是对改良版光阻剂的需求。」

「0.333NA扩充业务」的重点领域之一是用於High NA EUV的光罩场域拼接技术。我们之所以需要光罩场域拼接技术是因为导入了变形镜片（即一种X轴与Y轴的缩小倍率不同的镜片），加上使用的空白光罩尺寸固定不变（使得场域只有晶圆面积的一半）

。imec在2024年国际光电工程学会（SPIE）先进微影成形技术会议（Advanced Lithography and Patterning Conference）分享了对於实现光罩解析度场域拼接技术的最新见解，这项技术在面对场域尺寸缩小的情况时能减少更动设计的需求。这项研究利用imec无尘室内的NXE:3400C曝光机完成，并与ASML与光罩夥伴合作进行。

另一个关键议题是光阻剂和涂布底层显影。imec携手光我们的阻供应商，目前正在筛选替代的光阻材料，并根据表面缺陷、粗糙度与阻剂减量来衡量这些材料的表现。化学放大阻剂（CAR）已经在光学微影领域纵横数十年，未来也会持续在选定的应用案例占有优势。然而，High-NA EUV可能会颠覆金属氧化物阻剂（MOR）的发展，这种光阻剂在高解析度导线／间隔与小型六方柱结构的方面一直展现良好的微影性能。为了解这些金属氧化物阻剂如何与极紫外光线发生作用而进行基础调查将能让我们克服现存的挑战，例如这些光阻剂的性能稳定度。我们也会研究与这些光阻剂匹配的涂布底层，以提升其附着力。此外，选配涂布底层和光阻材料的组合还能有机会进一步减少曝光阻剂，进而降低（High-NA）EUV的曝光成本。

最後，锁定定向自组装技术（DSA），该技术利用嵌段共聚物（BCP）的微相分离现象来定义图形。业界目前对於采用DSA并搭配EUV的做法已经产生兴趣，因为这麽一来可以降低表面粗糙度、修复缺陷及降低EUV阻剂。目标是进一步减少DSA图形的表面缺陷。更长远来看，我们会持续为了落实High-NA EUV来开发DSA技术。为了应用於High-NA EUV制程，我们未来势必要把DSA图形的间距微缩到24奈米以下。目前所用的聚苯乙烯-b-甲基丙烯酸甲窬（PS-b-PMMA）型嵌段共聚物（BCP）无法做到这点，所以携手DSA材料供应商，共同着手研究所谓分子作用力较高的c嵌段共聚物。

Hyper-NA EUV：光刻技术的明日之星？

Steven Scheer表示：「虽然现在把超高数值孔径紫外外光（Hyper-NA EUV）称作明日之星，着实言之过早，但是imec与ASML已经开始进行相关的可行性研究。Hyper-NA的数值孔径可以高达0.75-0.85，可能成为接续0.55NA EUV的下一代技术，业界可以藉此制出间距远小於20奈米的导线／间隔图形，进而避免仰赖High-NA EUV多重图形化制程。

未来能不能实现这项技术将取决於产业需求及面对技术发展障碍的能力。举例来说，imec正在透过模拟来研究运用Hyper-NA EUV进行成像的可行性。其中一项议题是进一步缩短焦点深度（DOF，简称为焦深），DOF会随着数值孔径平方的反比而缩小。目前的可用总焦深对业界来说依然适用於生产吗？另外，可以怎麽处理这些有限的焦深资源？ 然而，如同前几代的光学微影技术，最终决定还是会由成本的降幅来主导。重点在於找到经济意义上的甜蜜点，也就是当引进新技术的成本与益处开始超越与旧技术相关的更多挑战的那个时间点。」

减少二氧化碳当量足迹

Steven Scheer表示：「我们运用了自家的虚拟晶圆厂模型imec.netzero来量化从low-NA多重图形化转移到High-NA EUV单次曝光的环境影响。二氧化碳排放的一个主要来源是微影时的电力消耗。我们的模型显示，在单次曝光时，0.55NA曝光机EXE:5200所消耗的电力多过0.33NA曝光机NXE:380，这是在假设极紫外光源和晶圆产量相同的情况下。这主要是因为晶圆平台及光罩平台的速度必须加快，才能在High NA EUV的曝光长度更短的情况下维持产量。曝光之所以受限是源於更高数值孔径所用的变形镜片。

尽管高数值孔径曝光机的功耗更高，但我们的模型显示，把一次low-NA EUV双微影蚀刻（LELE）制程模组改为High-NA EUV单次曝光能降低30%二氧化碳总排放量。简化制程的影响胜过加速制程平台相关的功耗增加。透过最大程度提高曝光机的产量就能控制功耗，产量即机台每小时产出的晶圆数量（wph）。减少光阻剂量并管理晶粒大小／光罩布局都是维持最大产量的关键，因为这两者影响着High-NA EUV曝光机完成晶圆曝光所需的时间。

图二 : 本图显示以High-NA单次曝光取代low-NA双微影蚀刻（LELE）能减少30%二氧化碳排放当量。这两种案例皆假设额定产量为220wph。

除了微影之外，蚀刻制程对於二氧化碳直接排放的影响甚钜。多数的乾式蚀刻需要仰赖氟化物，这些物质的全球暖化潜势（global warming potential）远远高於二氧化碳。我们开发制程与设计指南，以减少这些氟化物的排放。

图三 : imec运算技术及系统／运算系统微缩研究计画的资深??总裁（SVP）Steven Scheer

除了排放量还有其他考量，例如材料匮乏与使用像是全氟与多氟??基物质(PFAS)等有毒物质。PFAS是半导体制造多个面向的内部推手，包含化学放大阻剂（CAR）与清洗材料。High-NA EUV可能会首次引进金属氧化物阻剂（MOR）这种不含PFAS的阻剂。我们近期展示了利用MOR薄膜阻剂制作小型导线／间隔图形所取得的优良性能，以及运用MOR阻剂和二元式明场光罩来生产接触孔洞图形的优异表现。

然而，化学放大阻剂未来仍会是处理重要性较低的元件特徵图形化的可靠技术。我们已经夥同我们的供应商社群，发起了全新的研究倡议来探索无PFAS或减用PFAS的替代选择并衡量这些替代材料的性能。」

（本文由imec提供；编译／吴雅婷）