 |
Mentor Graphics推出ModelSim 5.6版 (2002.03.26)
Mentor Graphics子公司Model Technology于日前宣布推出ModelSim 5.6版，进一步强化Mentor在混合语言仿真的领导地位。ModelSim 5.6提供多项新特色和强化其功能，包括增加二倍的执行速度、新增加的除错工具和新的回归测试流程，可大幅提升设计工程师生产力，加快新产品的上市时间 |
|
新思推出VCS Verilog仿真器最新版本─ VCS６.１ (2002.03.04)
新思科技4日发表其具业界领导地位的VCS Verilog 仿真器最新版本─ VCS６.１，与高效能的Scirocco VHDL仿真器─ Scirocco 2001.10。从已经采用这些最新版本仿真器的客户设计结果发现 |
 |
微控制器核心技术 (2002.02.05)
在挑选以微处理器或微控制器来「挑大梁」时，须依成本、功能、设计复杂度等方面来考量，而且这个选择或许会深深地影响产品开发商的未来发展，所以必须相当谨慎。 |
|
数位消费性产品之FPGA应用 (2002.01.05)
今日，由于其所具备低成本和高弹性的特点，FPGA已经找到一个广泛应用的根基，而此应用是需要重新可程式编译，以检测因应不断持续变化的标准，和符合新一代数位消费性市场的需求 |
|
可编程单芯片系统设计趋势 (2002.01.05)
在复杂的单芯片系统（SoC）设计中，它将PLD在灵活性和产品面市时间上的优势与预先设计好的处理器内核、内存和外部设置结合在一起，这些器件要求新的设计输入和仿真工具，以及用于各种IP模块之高速周期精确的特性模型 |
|
新思发表VERA(R) 5.0新版 (2001.11.22)
新思科技22日发表其VERA(R) 5.0 版本上市。此一最新版本的VERA已经与VCS(TM) Verilog 仿真器紧密地互相结合，以提供更快速的执行效能表现、实时存取内建之VCS涵盖计算器 (coverage metrics)与统一的图形环境以进行波形分析 |
 |
Verilog硬件描述语言基础与应用 (2001.06.12)
|
|
IC设计流程改革重点 (2001.05.01)
因为IP Core的大量被使用，新的设计其所占的比例可能变得很小；但是要验证的却会是整个系统的整合部分，其复杂度可想而知。因此，验证工作的自动化和验证质量的提升，当然是目前IC设计流程的改革重点 |
|
透视Formal Verification产品线 (2001.03.05)
在一个以指数成长的市场，这些损失的时间，最后都可以看成是错失机会的成本... |
|
明导推出新版本的ModelSim仿真软件 (2001.02.24)
Mentor Graphics子公司－Model Technology于日前推出了5.5版的ModelSim 仿真软件，这是一套硬件描述语言仿真工具，它提供了强大的工作效能，可支持今日内含数百万个逻辑闸的ASIC与FPGA组件设计；除此之外，ModelSim 5.5版还做了多项重要的功能改良，例如内存使用效率的大幅提升、交互式的除错功能、测试平台（testbench）以及回归测试技术的支持 |
|
智霖WebPACK ISE工具支援FPGA设计环境 (2000.10.03)
Xilinx（美商智霖公司）宣布WebPACK ISE工具套件将完整支援全系列Spartan-II FPGA元件以及三十万系统闸Virte XCV300E FPGA元件。 Xilinx台湾区总经理赖炫州表示：「Xilinx结合低成本晶片以及免费的网页化设计工具，为许多新用户提供极优惠的超值方案 |
|
智霖发表WebPACK ISE免费网页化设计工具套件 (2000.10.02)
知名可编程逻辑元件厂商智霖公司(Xilinx)昨日(2日)宣布其WebPACK ISE工具套件将完整支援全系列Sprtan-II FPGA元件，以及30万系统闸Virtex XCV300E FPGA元件。此款免费下载的工具套件原先只支援Xilinx CPLD元件，而现在使用Xilinx FPGA的设计人员可在零成本的情况下运用这套工具套件 |
 |
阿尔卡特发表10Gigabit乙太网路MAC软体核心技术 (2000.09.22)
阿尔卡特(Alcatel)日前正式宣布，该公司成功研发10Gigabit乙太网路MAC软体核心技术，将从2000年第3季开始接受技术授权申请，于第4季正式出货。
阿尔卡特技术授权事业群指出，该公司所开发、经过矽晶片业者验证通过的产品目前正行销全球，持续出货中，该公司的10Gigabit MAC软体核心技术可以让晶片设计业者弹性使用与IEEE 802 |
|
IP基本概念介绍(一) (2000.09.01)
随着半导体制程技术的精进、晶片复杂度的增加，以及产品生命周期缩短，导致IC设计能力跟不上制造能力，因而促成IP时代的来临，带给半导体产业十分重大的变革。 |
|
柏士发表新版Warp软件 (2000.07.17)
柏士半导体(Cypress Semiconductor)发表该公司新版Warp软件6.0，柏士表示，Warp R6.0可编程逻辑设计(programmable logic design, PLD)软件与以往发行的版本相同，Warp R6.0 亦提供99美元的超值版，以及另外两款拥有更多功能的专业版与企业版 |
|
NEC认可NC-Verilog仿真工具的签证(sign-off)能力 (2000.05.03)
Cadence发布新闻稿指出NEC的新一代特殊应用积体电路(ASIC)设计作业已能在NC-Verilog逻辑模拟技术中直接完成最后签证(Sign-off)的程序。透过一连串严谨的认证步骤，NEC将把NC-Verilog整合至其OpenCAD设计环境内，以支援超大型复杂晶片的开发工作 |
