九零年代初,工程师已越过1,000 Gates的设计,正朝着100,000 Gates次微米设计突破,此时EDA业界正迈入二十周年。客户开始要求更低的价格换到更高的容量,英特尔的创办人高登.莫尔由观察到现象所发表的工业界定律,已进入了第二十七个年头,对于更高容量的需求一样无法满足,但是能够促使这现象发生的工具却开始遇到瓶颈。
当逻辑验证(Logic Verification)占据其50%的工程时间,随着Gates数目增加,这比重还会持续上升,Simulation此时变成了Logic Verification上的速度障碍。在Gate-level过长的Run Times和设计规模的限制,严重影响整个时程,这些都是费用和困扰。在一个以指数成长的市场,这些损失的时间,最后都可以看成是错失机会的成本。
Formal Verification带来重大突破
...
...
另一名雇主 |
限られたニュース |
文章閱讀限制 |
出版品優惠 |
一般訪客 |
10/ごとに 30 日間 |
5//ごとに 30 日間 |
付费下载 |
VIP会员 |
无限制 |
20/ごとに 30 日間 |
付费下载 |