账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
透视Formal Verification产品线
 

【作者: Jane Carpenter】2001年03月05日 星期一

浏览人次:【11304】

九零年代初,工程师已越过1,000 Gates的设计,正朝着100,000 Gates次微米设计突破,此时EDA业界正迈入二十周年。客户开始要求更低的价格换到更高的容量,英特尔的创办人高登.莫尔由观察到现象所发表的工业界定律,已进入了第二十七个年头,对于更高容量的需求一样无法满足,但是能够促使这现象发生的工具却开始遇到瓶颈。


当逻辑验证(Logic Verification)占据其50%的工程时间,随着Gates数目增加,这比重还会持续上升,Simulation此时变成了Logic Verification上的速度障碍。在Gate-level过长的Run Times和设计规模的限制,严重影响整个时程,这些都是费用和困扰。在一个以指数成长的市场,这些损失的时间,最后都可以看成是错失机会的成本。


Formal Verification带来重大突破
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
SoC技术发展下的EDA产业
comments powered by Disqus
相关讨论
  相关新闻
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值
» ST:AI两大挑战在於耗能及部署便利性 两者直接影响AI普及速度
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 默克完成收购Unity-SC 强化光电产品组合以满足半导体产业需求


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BT25ETNWSTACUK2
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw