 |
Altera开始量产销售FPGA性能最高的SoC (2013.09.27)
Altera公司宣布，开始量产销售其Cyclone V SoC芯片以及Arria V SoC工程样品。随着处理器峰值时钟频率的提高——商用级Cyclone V SoC达到了925 MHz，汽车级达到了700 MHz，工业级Arria V SoC达到了1.05 GHz，在FPGA业界，这些组件成为性能最高的SoC |
 |
Altera宣布开始提供Cyclone V SoC开发工具包 (2013.04.24)
Altera公司今天宣布，开始提供Cyclone V SoC开发工具包，这一个开发平台加速了硬件和软件开发人员的嵌入式系统设计开发。这一个套件是与ARM合作开发，安装了最近发布的ARM Development Studio 5 (DS-5) Altera版工具组软件，这是业界唯一的FPGA自适应除错软件，支持设计人员同时检视组件的处理器和FPGA部分 |
|
思源科技宣布Laker Blitz芯片层级编辑器已全球供货 (2011.12.12)
思源科技近日宣布，Laker Blitz芯片层级布局编辑器已全球供货。Laker Blitz是Laker客制化自动设计和布局方案的最新成员，主要使用于集成电路芯片最后布局整修的应用，提供高速检视和编辑能力 |
 |
一款10Gb / s的全芯片Bang-Bang时钟和数据恢复系统使用自适应环路宽带策略-一款10Gb / s的全芯片Bang-Bang时钟和数据恢复系统使用自适应环路宽带策略 (2011.04.13)
一款10Gb / s的全芯片Bang-Bang时钟和数据恢复系统使用自适应环路宽带策略 |
|
思源与Magma共同运用TSMC 65nm iPDK完成验证 (2009.12.02)
思源科技（SpringSoft）与美商捷码科技（Magma）于周二（2日）共同宣布，将运用台积电的65nm可相互操作制程设计套件完成交叉工具验证。这项验证可节省双方共同客户在建立可相互操作流程的时间与精力，并确保一致的结果 |
|
新思科技推出CustomSim 电路仿真解决方案 (2009.04.13)
新思科技 (Synopsys)推出CustomSim电路仿真解决方案，将同等级中最佳的仿真技术NanoSim、HSIM 和XA整合成单一的电路仿真解决方案，并且结合了多核心功能，将大规模模拟混合讯号的效能提升至四倍；CustomSim解决方案并将内建电路检查(native circuit checking)导入模拟混合讯号(AMS)设计领域中，成为该公司的Discovery 2009 验证平台之延伸解决方案 |
|
新思科技推出新一代芯片设计实作平台 (2009.03.19)
新思科技 (Synopsys)推出Lynx Design System ，该系统乃针对芯片设计实作(implementing chips)提供全面性且高度自动化的设计环境。Lynx Design System结合了经生产验证(production-proven)之RTL-to-GDSII 设计流程及强化生产力之功能，不但能加速芯片开发，同时亦降低新制程节点(process nodes)中所遭遇的设计风险，可有效符合各种不同规模芯片设计公司的需求 |
|
Qcept非光学可视性缺陷检测系统获Soitec使用 (2008.12.24)
半导体制造业新型晶圆检测系统开发商Qcept（Qcept Technologies Inc.）宣布绝缘层上覆硅（SOI）与其他工程基板的供货商Soitec公司，将采用其ChemetriQ 3000非光学可视性缺陷（NVD）检测系统 |
 |
改变模拟与混合信号芯片的设计思维 (2008.03.13)
模拟芯片设计一直是芯片设计中最困难、最需要经验、也最耗时的一项工程，完全得仰赖设计工程人员本身的技术和经验，时常得使用人工手绘的方式进行电路设计，接着透过许多的量测仪器来调教测试 |
|
Magma发表首套全芯片级混合信号IC设计平台 (2008.03.07)
EDA工具供货商捷码科技（Magma）于周二（3/4）在台发表了首套全芯片级混合信号设计、分析以及校验平台--「Titan」。Titan整合了混合信号实施方案、数字实施(digital implementation)、电路仿真(circuit simulation)、晶体管级提取(transistor-level extraction)及校验，可大幅提高模拟设计师的设计效率 |
 |
新世代EDA平台克服IC设计难题 (2004.03.05)
接续上期文章之探讨，本文将继续概述一适用于混合模拟、客制化数字、射频或数字基础组件回路讯号之先进混合讯号客制化设计法则。这些种类的设计需要一快速，高硅精度的设计法则 |
|
挑战深次微米时代之ASIC/SoC设计 (2003.10.05)
在IC制程迈向深次微米与奈米等级发展的趋势下，SoC与ASIC之设计也开始面临许多挑战；本文将探讨深次微米/奈米时代晶片设计必须克服的种种瓶颈，以及目前IC服务业者可在此一领域之中扮演的角色 |
|
锱铢必较－奈米设计建构上的需求 (2003.04.05)
奈米等级的IC设计不但所需技术愈趋复杂化，设计的过程中可能遇到的问题也随着制程的微小化而增加；本文将分析进行奈米级IC设计时，工程师应掌握的关键议题与必须面临的挑战，并指出目前的技术可克服的瓶颈与未来趋势的发展 |
|
开发与整合复杂的虚拟元件 (2002.06.05)
成功地将设计重复使用，能够显著地提升系统单晶片（SoC）设计的生产力与品质。端末使用者利用预先设计并验证好的矽智产（Silicon IP），可以有效地降低SoC整合时的风险与时效上的延误 |
|
验证工具新时代：Ease-of-Use (2002.04.05)
就产品开发的理念上，Synopsys则会坚持既有的做法，即在开发的过程中便让客户密切参与，以满足切实的需求；身为验证工具的提供商，他强调唯有在验证自身工具的完整与实用后，才会推出上市 |
|
透视Formal Verification产品线 (2001.03.05)
在一个以指数成长的市场，这些损失的时间，最后都可以看成是错失机会的成本... |
|
ASML MaskTools与Mentor Graphics达成合作协议 (1999.12.22)
为了克服半导体设计与「次波长」(sub-wavelength)制造间日益扩大的障碍，ASML MaskTools公司，与Mentor Graphics最近就签订了一项合作协议，它将会结合双方在图像处理设备、软件和先进制程方面的技术和经验，并且发展出一套完全整合的制程解决方案，MaskTools是ASML公司独资拥有的一家关系企业 |
