 |
挥别制程物理极限 半导体异质整合的创新与机遇 (2024.08.21)
半导体异质整合是将不同制程的晶片整合，以提升系统性能和功能。
在异质整合系统中，讯号完整性和功率完整性是两个重要的指标。
因此必须确保系统能够稳定地传输讯号，和提供足够的功率 |
|
AI运算方兴未艾 3D DRAM技术成性能瓶颈 (2024.08.21)
HBM非常有未来发展性，特别是在人工智慧和高效能运算领域。随着生成式AI和大语言模型的快速发展，对HBM的需求也在增加。主要的记忆体制造商正在积极扩展采用3D DRAM堆叠技术的HBM产能，以满足市场需求 |
|
3D IC与先进封装晶片的多物理模拟设计工具 (2024.07.25)
在3D IC和先进封装领域，多物理模拟的工具的导入与使用已成产业界的标配，尤其是半导体领头羊台积电近年来也积极采用之後，更让相关的工具成为显学。 |
|
高速运算平台记忆体争霸 (2024.07.02)
各类AI应用的市场需求庞大，各种记忆体的竞争也异常的激烈，不断地开发更新产品，降低成本，企图向上向下扩大应用，只有随时保持容量、速度与可靠度的优势才是王道 |
 |
西门子推出全新Calibre 3DThermal软体 强化3D IC市场布局 (2024.06.30)
西门子数位工业软体近日宣布推出 Calibre 3DThermal 软体，用於 3D 积体电路（3D-IC）热分析、验证与除错。Calibre 3DThermal 将 Calibre 验证软体和 Calibre 3DSTACK 软体的关键能力，以及西门子 Simcenter Flotherm 软体运算引擎相结合 |
|
工研院突破3D先进封装量测成果 获德律、研创资本、新纤注资共创欧美科技 (2024.05.02)
在人工智慧（AI）浪潮席卷全球之下，工研院新创公司「欧美科技」今（30）日宣布成立，将藉由非破坏光学技术为半导体先进封装带来突破性的检测应用，运用半导体矽穿孔量测研发成果，推动AI晶片高阶制程提升整体良率，帮助半导体业者快速监别产品，也获得德律科技、研创资本、新光合成纤维等注资 |
|
联电与供应链夥伴启动W2W 3D IC专案 因应边缘AI成长动能 (2023.10.31)
联华电子今(31)日宣布，已与合作夥伴华邦电子、智原科技、日月光半导体和Cadence成立晶圆对晶圆（wafer-to-wafer；W2W）3D IC专案，协助客户加速3D封装产品的生产。此项合作案是利用矽堆叠技术，整合记忆体及处理器，提供一站式堆叠封装平台，以因应AI从云端运算延伸到边缘运算趋势下，对元件层面高效运算不断增加的需求 |
|
应材分享对应5大挑战技术与策略 看好2030年半导体产值兆元美金商机！ (2023.09.05)
因应人工智慧（AI）、物联网产业兴起，将进一步提高晶片需求并，推动半导体产业成长，预计最快在2030年产值可??突破1兆美元。然而，晶片制造厂商同时也须面临维持创新步伐的重大挑战，美商应用材料公司（APPLIED MATERIALS）也在今（5）日分享，将之归类为「5C」大挑战，以及对应提出的研发技术平台与策略 |
|
「光」速革命 AI世代矽光子带飞 (2023.08.28)
矽光子商机持续发酵，市调机构Yole预测，2021年的矽光子（裸晶）市场规模为1.52亿美元，2027年可??攀升至9.27亿美元，年复合成长率达36%。这些数据不难看出，矽光子的成长爆发力多麽惊人 |
|
晶背供电技术的DTCO设计方案 (2023.08.11)
比利时微电子研究中心（imec）于本文携手矽智财公司Arm，介绍一种展示特定晶背供电网路设计的设计技术协同优化（DTCO）方案，其中采用了奈米矽穿孔及埋入式电源轨来进行晶背布线 |
|
应材创新混合键合与矽穿孔技术 精进异质晶片整合能力 (2023.07.13)
面对当前国际半导体市场竞争加剧，应用材料公司也趁势推出新式材料、技术和系统，将协助晶片制造商运用混合键合（hybrid bonding）及矽穿孔（TSV）技术，将小晶片整合至先进2.5D和3D封装中，既提高其效能和可靠性，也扩大了应材在异质整合（heterogeneous integration, HI）领域领先业界的技术范畴 |
|
系统技术协同优化 突破晶片系统的微缩瓶颈 (2023.06.25)
本文内容说明系统技术协同优化（STCO）如何辅助设计技术协同优化（DTCO）来面对这些设计需求。 |
|
台大跨团域队研发AI光学检测系统 突破3D-IC高深宽比量测瓶颈 (2023.04.26)
国立台湾大学机械系陈亮嘉教授，今日带领跨域、跨国的研发团队，在国科会发表其半导体AI光学检测系统的研发成果。该方案运用深紫外（DUV）宽频光源作为光学侦测，并结合AI深度学习的技术，最小量测囗径可达 0.3 微米、深宽比可达到15，量测不确定度控制在50奈米以内，超越 SEMI 2025年官方所预测之技术需求规格 |
|
看好晶片微缩进展 imec提出五大挑战 (2023.03.13)
面对当代的重大挑战时，人工智慧应用越来越广泛，未来的运算需求预计会每半年翻涨一倍。为了在处理暴增的巨量资料的同时维持永续性，需要经过改良的高性能半导体技术 |
|
摩尔定律碰壁 成本为选择先进封装制程的关键考量 (2022.07.29)
本场东西讲座除了深度剖析晶片封装技术趋势与对策之外，更与亲赴现场的开发业者广泛交流，共同讨论前景与挑战。 |
|
推动2D/3D IC升级 打造绝无仅有生医感测晶片 (2022.06.22)
随着半导体先进制程推进到2奈米（nm）之後，晶片微缩电路的布线与架构，就成为性能与可靠度的发展关键，而imec的论文则为2奈米以下的晶片制程找到了一条兼具可行性与可靠度的道路 |
|
imec首度展示晶背供电逻辑IC布线方案 推动2D/3D IC升级 (2022.06.17)
比利时微电子研究中心（imec）於本周举行的2022年IEEE国际超大型积体电路技术研讨会（VLSI Symposium），首度展示从晶背供电的逻辑IC布线方案，利用奈米矽穿孔（nTSV）结构，将晶圆正面的元件连接到埋入式电源轨（buried power rail）上 |
|
3D SoC与晶背互连技术合力杀出重围 (2022.01.21)
新一代的高效能系统正面临资料传输的频宽限制，也就是记忆体撞墙的问题，运用电子设计自动化与3D制程技术.... |
|
应用材料加速半导体产业实现异质整合技术蓝图 (2021.09.13)
应用材料发布新技术与能力，帮助客户加速实现异质晶片设计与整合的技术蓝图。应用材料结合先进封装与大面积基板技术，与产业合作伙伴携手开发新解决方案，大幅改善晶片功率、效能、单位面积成本与上市时间(PPACt) |
|
鉴往知来 洞察不同应用领域的DRAM架构（下） (2020.08.13)
本文上篇已回顾了各种DRAM的特色，下篇则将进一步探讨3D结构发展下的DRAM类型，并分享爱美科的DRAM发展途径。 |
