 |
创意采Cadence Integrity 3D-IC平台 实现3D FinFET 制程晶片设计 (2024.01.14)
益华电脑（Cadence）宣布，其Cadence Integrity 3D-IC 平台获创意电子采用，并已成功用於先进 FinFET 制程上实现复杂的 3D 堆叠晶片设计，并完成投片。
该设计采Cadence Integrity 3D-IC 平台，於覆晶接合（flip-chip）封装的晶圆堆叠 (WoW) 结构上实现Memory-on-Logic 三维芯片堆叠配置 |
|
英特尔续攻先进封装 发表Co-EMIB和ODI技术 (2019.07.11)
半导体技术市场的风向球，正迅速从制程微缩转向封装技术，要实现创新应用，并同时达成低高耗与高效能，唯有从3D的封装结构着手，也因此英特尔正积极布局其先进封装技术 |
|
ANSYS获台积电SoIC先进3D晶片堆叠技术认证 (2019.04.25)
ANSYS针对台积电 （TSMC） 创新系统整合晶片 （TSMC-SoIC） 先进3D晶片堆叠技术开发的解决方案已获台积电认证。SoIC是一种运用Through Silicon Via （TSV） 和chip-on-wafer接合制程，针对多晶粒堆叠系统层级整合的先进互连技术，对高度复杂、要求严苛的云端和资料中心应用而言，能提供更高的电源效率和效能 |
|
冲刺3D记忆体市场 美光台中後段封测厂启用 (2018.10.28)
记忆体大厂美光（Micron），上周五（26日）举行其台中後段封测厂的启用典礼，而随着该厂的启用，美光台湾将是全球第一个具备制造与测试的记忆体垂直整合生产据点，而主要的目标产品，则是目前火热的3D记忆体 |
 |
从3D IC/TSV的不同名词看3D IC技术(上) (2010.04.19)
目前，3D-IC定义并不相同，有人认为只要将一颗 die 放在一个substrate 上就是 3D integration，这似乎与将Chip 放在PCB上面没有两样，这样的PCB也可以称之为3D integration，所以顶多称之为3D Package |
