 |
智原科技新推出高速同步SRAM Compiler (2004.04.14)
ASIC设计服务暨IP研发销售厂商 - 智原科技于日前推出超高速同步SRAM Compiler FSC0H_D_SE，这套SRAM Compiler是以UMC 0.13-micron 1P8M 1.2V高速逻辑制程，32Kb的速度于Typical Corner上可以高达1.4GHz（800 MHz worse case condition），与其他类似的SRAM Compiler相较， Faraday产品的速度超过10%到15%，AC操作功率消耗减少40%， 一般而言，面积平均也缩小15%到20% |
|
智原科技发表Serial ATA II IP (2003.12.30)
ASIC设计服务暨IP研发销售厂商－智原科技30日宣布推出经0.18微米制程制造验证通过的Serial ATA II IP。Serial ATA II最高传输速率可达3 Gbps，是第一代Serial ATA速度的两倍，并同样具有接口亲和、支持热插入（Hot-plug）及长传输线距等优点 |
|
智原推出系统单芯片示范设计 (2003.10.29)
ASIC设计服务暨IP研发销售厂商－智原科技29日宣布推出以0.18微米制程制造的A320芯片，一个以『信息家电平台』IP为基础的系统单芯片示范设计。A320系统单芯片中整合一颗32位精简指令集微处理器, 以及多项重要的硅智财 |
 |
第三届智原科技论坛下周登场 (2003.09.05)
智原科技拟于九月九日星期二上午十点至下午四点，假新竹国宾饭店十楼举办第三届智原科技论坛暨智原SIP Mall开幕典礼，会中将实体展示智原最新研发成果，包含ARM架构32位RISC CPU与应用环境平台、MPEG4 Coprocessor、数字信号处理器（DSP）相关应用平台、Structured ASIC设计技术、USB2.0高速传输接口IP，以及智原SIP Mall平台人机界面等 |
|
智原发表『三层光罩可程式化巨阵』技术 (2003.06.02)
智原科技(Faraday)日前推出『三层光罩可程式化巨阵』(3-Mask Programmable Cell Array)技术，有了此项技术，使用者仅需重制最顶端三层光罩，即可在短时间内推出新一代IC产品。智原表示，3MPCA技术的高效能、高密度、低成本及简单易用的特点，将可降低ASIC及IP客户的设计开发成本，并加速产品上市时程 |
|
智原选择Seamless做为软硬体协同验证工具 (2003.04.30)
明导国际(Mentor Graphics) 29日宣布，智原科技（Faraday Technology）已决定采用Seamless做为它的协同验证环境，用来验证矽智财元件库(IP library) 中的数位讯号处理器(DSP ) 和微控制器核心；此外，智原还将为客户提供它的第一套Seamless处理器支援套件(Processor Support Package)，用来模拟FD216 16位元数位讯号处理器核心 |
|
智原科技与旺玖USB2.0合作专案展现成果 (2003.04.08)
智原科技与旺玖科技8日宣布其合作开发的USB2.0 Total Solution 研发专案开花结果，不仅以0.25 微米逻辑制程成功量产，且已获得日本知名大厂指名采用，展现双方在高速传输领域的研发及销售实力 |
 |
林孝平：立足台湾、放眼世界 创造设计服务业新价值 (2003.02.05)
台湾成为世界IC设计中心的机会非常大，其中有两个主要的原因，一是目前全球半导体业重心已经逐渐移往亚洲，对于台湾的IC设计业者来说正是一个发展契机；二是台湾拥有完整的半导体产业链，从上游的IC设计、晶圆代工到下游的封装测试等各个领域，无论是人才或技术都具备世界级的水平 |
|
智原推出-Faraday Draco 230 (2003.01.23)
智原科技23日宣布，继其自行研发销售之内嵌式16 位元数位讯号处理器（Digital Signal Processor, DSP） IP 在ASIC 及IP 市场上均获致极大成功之后，再度推出新一代内嵌式可设定组态数位讯号处理器（Configurable DSP IP）─ Faraday Draco 230 (FD230) |
|
智原公布2002年第四季营收及获利 (2003.01.23)
智原科技23日举办法人说明会，公布2002年第四季该公司营收及获利资讯。智原去年第四季营收达8.37亿台币，较前年同期大幅成长20%；由于ASIC产品组合的变化，以及IP产品销售屡创佳绩，第四季毛利率亦显著提升至47.1% |
|
智原FA510 RISC CPU IP验证晶片试产成功 (2002.10.23)
ASIC设计服务暨IP研发销售厂商─智原科技，23日宣布其自行研发之FA510 RISC CPU IP验证晶片在联电（UMC）0.18微米逻辑制程试产成功，效能可达240MHz（Typical Case），并同时具备「省电」及「晶片面积小」等优点，可广泛适用于多项电脑周边产品（PC Peripherals）及可携式产品（Portable Devices） |
|
智原FA500系列RISC CPU通过ARM认证 (2002.08.08)
智原科技8日表示，其完全自行研发的FA500系列32位精简指令集处理器IP开发完成，同时FPGA prototype送到英国安谋国际（ARM）总公司通过其认证、完全与ARM v4指令集架构兼容。目前已有多家系统及IC设计厂商积极与智原接洽中，预计将于今年下半年起陆续合作发展个人数字助理、无线通信、多功能打印机、Home Gateway、Set-top-box等SoC产品 |
|
智原采用Mentor Graphics可测试设计工具 (2002.07.15)
Mentor Graphics于日前表示，智原科技（Faraday）已决定采用Mentor Graphics的可测试设计（DFT）工具，并将它用于智原的系统单芯片设计流程；Mentor拥有已通过实际考验的可测试性设计技术，并能协助客户提高生产力、改善测试质量和降低测试成本 |
|
智原董事会改组 (2002.05.04)
智原科技于3日举行董事会，会中通过董事会改组一案，更动原联华电子法人代表董事吴子南、张文勤为新任之曹兴诚、宣明智二位董事。原董事长蔡明介辞去董事长及董事席位 |
|
联电与智原共同宣布扩大130奈米组件数据库之合作计划 (2002.04.25)
联华电子与智原科技25日宣布推出共同开发之130奈米（0.13 微米）低耗电组件数据库（Cell Library），并将彼此的合作开发项目由130 奈米「高速组件数据库」、「低耗电组件数据库」，扩展至近期内即将推出的「Fusion 版本」组件数据库 |
|
智原宣布与联电签订合约 (2002.04.25)
智原科技日前宣布与联电签订合约，成为联电0.25 微米逻辑制程Silicon Shuttle Program 的专业代理商，协助客户降低设计验证的成本与风险，缩短产品上市时间。客户仅需与智原的单一服务窗口联系，即可获得由前段设计、到后段产品硅验证阶段的完整服务 |
|
智原宣布开发成功标准组件及I/O设计架构 (2002.04.15)
智原科技15日宣布开发成功90奈米（0.09微米）以下先进制程组件设计架构。芯片设计中的标准组件（Standard Cell）及输入/输出组件（I/O）设计架构向来被IP（Intellectual Property，硅智权）及IC设计公司视为特殊know-how而不愿公开，因此各自采用相异的设计架构与准则，造成不同来源的IP整合困难 |
|
智原业绩看俏 (2002.04.12)
智原第二季已经明显感受景气回温，预估下半年在新产品量产后，单月营收将站上三亿元。同时，内部对今年财测以高成长为目标，全年营收初估可达30亿元，比去年成长逾25% |
|
智原科技扩展与ARM的技术授权合作 (2002.01.19)
安谋国际科技公司(ARM)与亚太地区IC设计服务与IP供应商智原科技公司，为延伸彼此的合作关系，今日共同宣布签署一项授权及合作协议。经由此项协议，智原科技拥有ARM的充分授权，未来将以ARMv4架构为基础，研发全方位的解决方案 |
|
智原将采用Cadence的NC-Verilog功能验证的工具 (2002.01.09)
电子设计产品及服务厂商－益华计算机(Cadence)，和硅智财及亚洲提供整合式ASIC服务公司－智原科技，在2002年1月一起宣布：智原将采用益华计算机的NC-Verilog功能验证的工具，作为其签证级(sign-off)的Verilog仿真器(simulator) |
