 |
Cadence推出Palladium Z1硬体验证模拟平台 (2015.11.18)
益华电脑（Cadence Design Systems）发表Cadence Palladium Z1硬体验证模拟（emulation）平台，这是资料中心级（datacenter-class）硬体模拟系统，与前一代产品相比，可提供5倍的更高硬体模拟处理能力；若与最接近的竞争产品相比，工作负载效率平均提升了2.5倍 |
 |
思源科技研发副总李炯霆获选加入Si2董事会 (2012.06.11)
思源科技(SpringSoft)日前宣布，该公司实体设计事业群副总经理李炯霆获选加入芯片整合倡导组织(Si2)的董事会。Si2是业界顶尖半导体、系统、EDA与制造公司的最大组织，致力于开发和推广标准以改善集成电路设计和制造的方式，以便加速上市前置时间、降低成本，进而克服次微米设计的挑战 |
|
思源科技强化其先进设计输入系统 (2011.03.23)
思源科技于日前宣布，该公司最新版Laker先进设计平台设计输入工具，已开始支持OpenAccess(OA)，并以其标准为基础提供完整的一贯式客制化IC布局流程。最新版软件也包括许多强化设计输入、分析与导航生产力的功能与改善 |
|
思源科技加入SI2开放式PDK联盟 (2010.05.20)
思源科技（SpringSoft）日前已经加入Si2（Silicon Integration Initiative）发起的开放制程设计套件联盟（Open Process Design Kit Coalition，OpenPDK）成为会员。OpenPDK专心致力于标准的开发与推广，以改善集成电路（IC）的设计方式 |
|
创意与Cadence相辅相乘 实现ASIC设计优化 (2009.09.14)
益华计算机（Cadence）宣布，创意电子（Global Unichip ）将以CPF为基础的Cadence低功耗解决方案，整合至其PowerMagic设计方法中，协助客户将复杂的低功耗ASIC设计实现优化。
创意电子在PowerMagic设计方法 |
 |
芯片制程与设计再上高峰 EDA工具对应出招 (2008.08.06)
制程细微化之后，不单只芯片开发者面临严峻的考验，代工厂与设备业者也同样备感压力。包含曝光、蚀刻、成膜、溅镀等制程技术，都必须再提高一个档次，同时要避免过高的失败率 |
|
智原科技以益华计算机建构次世代低功率行动平台 (2008.05.29)
ASIC服务暨IP厂商智原科技（Faraday Technology），以及低功率多媒体平台IC供货商NemoChips，共同宣布，NemoChips运用智原科技以Cadence益华计算机低功率解决方案Common Power Format为根基的SoCompiler设计服务，设计出一款低功率的行动式影像平台SOC |
|
PFI发表可供下载之低功耗设计方法指南 (2008.03.25)
Power Forward Initiative(PFI)宣布发表低功耗设计实用指南:CPF使用经验(A Practical Guide to Low-Power Design–User experience with CPF)。这份指南中的内容由PFI二十六家会员厂商提供，由数千小时实际设计经验的精华萃取而成，范围涵盖各种低功耗设计与产品 |
|
Config iCon矽谷会议报导 (2007.12.24)
数位多媒体应用正以各种型式进入到每个人的生活当中，然而在技术的实现上却仍有许多瓶颈需要克服。以HD高解析度视讯来说，对于可携式嵌入式设备的运算资源将造成很大的挑战，必须提出创新的处理架构才有可能实现 |
|
创意电子加入POWER FORWARD INITIATIVE (2007.12.21)
创意电子（Global Unichip Corporation，GUC）与Power Forward Initiativ（PFI）宣布创意电子已经加入协会，将为其设计服务客户提供Common Power Format（CPF）为基础的低耗电设计流程。由于创意电子的加入让PFI更添动力，会员目前已达到24家 |
|
G2使用Cadence低功耗方案提高Wi-Fi SoC效能 (2007.11.14)
电子设计自动化与EDA大厂Cadence日前宣布，G2 Microsystems已经使用Cadence低功耗解决方案开发无线行动跟踪设备。这种整合度高且容易使用的流程，是以Si2标准的通用功率格式（CPF）为基础，让G2 Microsystems能够缩短上市时程并达到降低功耗的目标 |
|
ARC和Cadence携手推出低功率设计方法学 (2007.09.19)
ARC International和Cadence联合发表一项全新的自动化通用功率格式（Common Power Format;CPF），让新的低功率参考设计方法学（low power reference design methodology;LP-RDM）可执行于ARC专利的ARChitect处理器组态工具当中 |
|
Cadence益华电脑亚太区总裁居龙：人才为维持优势的关键要素 (2007.02.28)
在IC设计领域中，尽管台湾人才不足，然而透过晶圆代工优势，可以发展后段设计服务，不只帮助客户设计还可生产，发挥一次购足（one stop shopping）的环境优势。因此维持优势的方式在于研发上的创新性问题，而人才正是技术创新的第一关键 |
|
Cadence低耗电解决方案 电源功耗共通格式整合 (2007.01.31)
电子设计创新厂商Cadence益华计算机，发表Cadence低耗电解决方案（Low-Power Solution），是一完善整合的低耗电芯片逻辑设计、验证与设计实现的流程。Cadence益华计算机低耗电解决方案整合了针对Si2联盟提出的电源功耗共通格式（Common Power Format，CPF），在早期的设计流程中就能考虑到电源的议题，为IC工程师们提供终端低耗电设计解决方案 |
|
EDA用户联盟DTC改选主席 (2006.06.16)
设计技术联盟（DTC）是由半导体业者与IC设计公司这些EDA用户所共同组合而成，目的在于对EDA技术评定与提出需求。日前进行主席改选，前任主席IBM技术与服务事业部业务开发总监兼技术长Dale Hoffman圆满卸任，由Intel EDA业务总监暨Si2董事会会长Rahul Goyal出任DTC新任主席，而Rahul Goyal的当选将带来了Si2(Silicon Integration Initiative)支持DTC |
|
光罩联盟推动将OpenAccess导入制造领域 (2004.04.19)
据网站EE Times报导，设计到光罩联盟（Design-to-Mask Coalition；DTMC）在近期举行的OpenAccess会议上，该联盟的目标是致力将OpenAccess数据库导入制造领域，并呼吁OpenAccess向「框架」格式演变，为EDA开发商和用户增加新功能 |
|
新世代IC设计资料库的开放与互通 (2003.06.05)
EDA业者的设计资料库，是一复杂、精密，支援EDA应用程式中涵盖RTL到光罩（mask）广大范围资料模组的软体系统，其中包含的丰富资源对于IC设计者来说是可快速达成复杂设计的重要依据；本文将为读者深入介绍一个具备开放与互通性的新世代资料库之内涵与特色所在 |
|
台湾发展SIP产业行不行？ (2003.06.05)
既然事物都是内心的作用与成果，能虚拟的元件就让它虚拟吧，能简单的过程就让它简单吧，何必复杂地绕一大圈，把自己绕的团团转，也把别人弄得心神不宁。 |
|
全球IP Provider面面观 (2000.10.01)
参考数据： |
