账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
ARC和Cadence携手推出低功率设计方法学
 

【CTIMES/SmartAuto 劉筱萍报导】   2007年09月19日 星期三

浏览人次:【4607】

ARC International和Cadence联合发表一项全新的自动化通用功率格式(Common Power Format;CPF),让新的低功率参考设计方法学(low power reference design methodology;LP-RDM)可执行于ARC专利的ARChitect处理器组态工具当中。这项LP-RDM和Cadence的低功率技术能将ARC新的Energy PRO技术捕捉成RTL,并持续经由设计流程转换至GDSII,使IP核心可节省高达四倍的功率。

Cadence产业联盟部总监Michael Horne表示:「ARC和Cadence已合作成功开发出以Si2联盟通用功率格式(CPF)标准为基础的参考设计流程。ARC透过Cadence的CPF低功率解决方案,成功以一个标准90nm低功率标准单元函式库为ARC核心执行台积电90nm目标制程之扁平电缆表列(netlist)合成、验证、平面规划和绕线。这项设计一次就通过测试而且也达到了目标功率规格。」

ARC International产品开发与服务副总裁Paul Holt强调:「ARC和Cadence过去已合作创造了许多杰出的设计成果,也为许多共同的客户提供内建ARC可组态核心及子系统的低功率SoC设计。这次新流程的实验结果显示,客户使用ARC Energy PRO技术搭配Cadence的LP-RDM将可比以往传统低功率流程节省高达四倍的功率。」

ARC的组态工具ARChitect在一个参考设计流程函式库之内整合了Cadence的低功率方案脚本(scripts)。ARChitect让设计工程师在运用Virage Logic公司的Area,Speed and Power(ASAP)Logic标准单元函式库和超低功率标准单元架构的同时,可以建置数种Energy PRO功能。随后ARChitect会产生出包含Energy PRO设计意图的RTL,以供输入到Cadence低功率方案中的关键组件Cadence Encounter数字IC设计平台当中。透过业界标准Si2联盟通用功率格式,Encounter平台可为台积电90nm制程技术执行RTL to netlist合成、验证、平面规划和绕线。因此,SoC设计工程师可以轻易组态一颗Energy PRO处理器并让所有低功率能力都自动经由整个Encounter流程到达最终布局。

關鍵字: ARC  ARC International plc 
相关产品
北美国际汽车展90%采用SIEMENS PLM SOFTWARE技术
ARC支持Initio的USB 3.0与SSD开发创新控制器
ARC与瑞昱合作将音效强化技术延伸至消费市场
ARC推出VRaptor-Based新视讯子系统
ARC推出新模型与仿真工具加速SoC设计
  相关新闻
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值
» ST:AI两大挑战在於耗能及部署便利性 两者直接影响AI普及速度
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 默克完成收购Unity-SC 强化光电产品组合以满足半导体产业需求
  相关文章
» SiC MOSFET:意法半导体克服产业挑战的颠覆性技术
» STM32MP25系列MPU加速边缘AI应用发展 开启嵌入式智慧新时代
» STM32 MCU产品线再添新成员 STM32H7R/S与STM32U0各擅胜场
» STM32WBA系列推动物联网发展 多协定无线连接成效率关键
» 开启边缘智能新时代 ST引领AI开发潮流

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BP9AP538STACUKW
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw