 |
新思科技成功完成台积电7奈米FinFET制程IP组合投片 (2017.09.19)
新思科技今日宣布针对台积电7奈米制程技术，已成功完成DesignWare 基础及介面PHY IP组合的投片。与16FF+制程相比，台积电7奈米制程能让设计人员降低功耗达60%或提升35%的效能 |
|
芯原Vivante VIP8000神经网路处理器IP每秒可提供超过3 Tera MAC (2017.05.04)
晶片设计平台即服务（Silicon Platform as a Service，SiPaaS）供应商芯原公司推出一款电脑视觉和人工智慧应用的高度可扩展和可程式设计的处理器VIP8000。它每秒可提供超过3 Tera MAC，功耗效率高于1.5 GMAC /秒/毫瓦，为最小面积的采用16FF制程技术的处理器 |
|
Cadence获得台积公司7nm制程技术认证 (2017.04.06)
Cadence已就采用7nm制程节点的旗舰DDR4 PHY成功下线，并持续为台积公司7nm制程开发完整设计IP组合
益华电脑(Cadence)宣布与台积公司(TSMC)取得多项合作成果，进一步强化针对行动应用与高效能运算(HPC)平台上7nm FinFET设计创新 |
|
创意电子宣布LPDDR4 IP进度 重申致力研发DDR3/4 DIMM应用 (2016.03.18)
弹性客制化 IC及混合讯号 IP 厂商创意电子（GUC）新增两款16奈米制程IP：LPDDR3/4 PHY/Controller IP，分别采用台积电（TSMC）16FF+及16FFC制程。此外，公司也重申努力投入持续成长的 DIMM 市场，计画在今年完成 DIMM 最佳化 DDR3/4 PHY/Controller IP 设计定案 |
|
Xilinx高阶FinFET FPGA: 16奈米 Virtex UltraScale+元件出货 (2016.02.01)
美商赛灵思（Xilinx）宣布已将Virtex UltraScale+ FPGA供货给首家客户，此产品为采用台积公司16FF+制程的高阶FinFET FPGA。赛灵思积极接触超过百余家使用UltraScale+系列产品与设计工具的客户，并将元件和／或主机板出货给其中六十多家客户 |
|
Xilinx宣布16nm多重处理系统晶片提前出货 (2015.10.01)
美商赛灵思（Xilinx）宣布提早一季为客户出货16nm多重处理系统晶片（MPSoC）。早期版本的Zynq UltraScale+ MPSoC让赛灵思客户能够开始设计及提供基于MPSoC的系统。 Zynq UltraScale+ MPSoC采用台积公司16FF+制程 |
|
台积电认证Mentor Graphics软件可应用于其10nm FinFET技术早期设计开发 (2015.04.20)
Mentor Graphics（明导）宣布：台积电（TSMC）和Mentor Graphics已经达到在 10nm EDA认证合作的第一个里程碑。 Calibre实体验证和可制造性设计（DFM）平台以及 Analog FastSPICE（AFS）电路验证平台（包括AFS Mega）已由台积电依据最新版本的10nm设计规则和 SPICE模型认证 |
|
Cadence数字与客制/模拟工具通过台积电10nm FinFET制程认证 (2015.04.13)
益华计算机（Cadence）的数字与客制/模拟工具软件已通过TSMC台积公司最新10奈米FinFET制程技术的设计参考手册（Design Rule Manual, DRM）与SPICE模型认证。
Cadence客制/模拟和数字设计实现与signoff工具已获台积电高效能参考设计认证，能够为客户提供在10nm FinFET制程上最快速的设计收敛 |
|
创意电子展示台积电16奈米低漏电流USB 3.1 PHY IP (2015.04.07)
弹性客制化IC厂商创意电子（GUC）发表采用台积电（TSMC）16奈米FinFET+制程的低漏电流USB 3.1 物理层IP（PHY IP）。此全新IP将于6月15日推出。
此16奈米USB 3.1 PHYIP通过硅验证，支持USB 2.0、3.0及3.1通讯协议，目前可用于USB Type-C接头，为针对数据传输及装置充电功能所设计，适合智能型手机，笔记本电脑和平板计算机等应用 |
|
延伸20奈米优势 Xilinx推16奈米UltraScale+产品 (2015.02.24)
FPGA的竞争永远没有停止过，对于更低功耗与更高效能的追求正持续进行着。为了提供市场更好的解决方案，美商赛灵思（Xilinx）正式推出结合了全新内存、3D-on-3D和多重处理系统芯片（MPSoC）技术的16奈米UltraScale+系列FPGA、3D IC和MPSoC组件，来提供客户领先一世代的价值 |
 |
Xilinx揭橥16奈米UltraScale+产品系列 (2015.02.24)
全新UltraScale+ FPGA、SoC与 3D IC应用涵盖LTE-A和初期5G无线、TB级有线通讯、车用先进驾驶辅助系统与工业物联网领域
美商赛灵思（Xilinx）宣布其结合了全新内存、3D-on-3D和多重处理系统芯片（MPSoC）技术的16奈米UltraScale+系列 FPGA、3D IC和MPSoC组件 |
|
创意电子与景略半导体合作投入16奈米FinFET+芯片开发 (2015.01.12)
结合先进的SerDes IP及ASIC开发专业技术，提供高性能网络解决方案
创意电子（GUC）与全球高速串联解串器创新技术厂商景略半导体（Credo Semiconductor）运用台积电（TSMC）的16奈米FinFET+制程技术，共同合作开发高性能网络硅晶设计解决方案 |
|
Cadence数字解决方案协助创意电子完成1.8亿逻辑闸SoC设计 (2014.10.21)
创意电子采用Cadence Encounter数字设计实现系统在台积16奈米FinFET Plus制程完成首件量产设计定案
益华计算机（Cadence）与创意电子宣布，创意电子在台积电16nm FinFET Plus （16FF+）制程上，采用Cadence Encounter数字设计实现系统完成首件高速运算ASIC的设计定案（tape-out） |
|
Cadence数字与客制／模拟工具通过台积公司16FF+制程认证 (2014.10.07)
益华计算机（Cadence）宣布其数字和客制／模拟分析工具已通过台积公司（TSMC）的16FF+（FinFET Plus）制程的V0.9设计参考手册（Design Rule Manual；DRM）与SPICE认证，相较于原16nm FinFET制程，让系统和半导体厂商能够运用此新制程在相同功耗下提升15%的速度，或在同等速度下省电30% |
