 |
航太供应链迎资安升级 持续瞄准国际抢订单 (2023.08.04)
因应国际对於航太产品资讯安全的重视，并配合行政院数位发展部政策。台湾航太工业同业公会今（4）日於台中召开理监事联席会议，宣告台湾航太产业供应链已迎来资安升级新时代，今年将共同配合产业资安强化推动小组（SIG），邀请会员厂商将资讯安全提高至国际规格，以利未来持续瞄准国际订单 |
|
CYBERSEC 2022台湾资安大会登场 亚太最高规格资安盛会再攀新高 (2022.09.20)
呼应美众院议长Nancy Pelosi访台造成的资安事件，加深台湾各界对资安防护的迫切需求，亚太最高规格资安年度盛事「CYBERSEC 2022台湾资安大会」持续扩大规模举办，今（20）日於台北南港展览二馆盛大开幕 |
|
Cadence数位与客制/类比EDA流程 获台积电N6及N5制程认证 (2020.06.08)
全球电子设计厂商益华电脑(Cadence Design Systems, Inc.)宣布，为台积电N6及N5制程技术提供优化结果，增强其数位全流程及客制/类比工具套装。Cadence工具套装运用於台积电最新N6及N5制程技术，已通过台积电设计规则手册(DRM)及SPICE模型认证 |
|
台积电认证Mentor Graphics软件可应用于其10nm FinFET技术早期设计开发 (2015.04.20)
Mentor Graphics（明导）宣布：台积电（TSMC）和Mentor Graphics已经达到在 10nm EDA认证合作的第一个里程碑。 Calibre实体验证和可制造性设计（DFM）平台以及 Analog FastSPICE（AFS）电路验证平台（包括AFS Mega）已由台积电依据最新版本的10nm设计规则和 SPICE模型认证 |
|
Cadence数字与客制/模拟工具通过台积电10nm FinFET制程认证 (2015.04.13)
益华计算机（Cadence）的数字与客制/模拟工具软件已通过TSMC台积公司最新10奈米FinFET制程技术的设计参考手册（Design Rule Manual, DRM）与SPICE模型认证。
Cadence客制/模拟和数字设计实现与signoff工具已获台积电高效能参考设计认证，能够为客户提供在10nm FinFET制程上最快速的设计收敛 |
