账号：
密码：
CTIMES / Verilog
科技
典故		 第一颗晶体管(Transistor)的由来

第二次世界大战末期，贝尔实验室开始一项研究计划，目标是研发出一种体积更小、功能更强大、更快速且可靠的装置来取代真空管。1947年12月23日，由贝尔实验室研发的晶体管取代了真空管，优点是体积更小、更可靠、且成本低廉，不仅孕育了今日遍及全球的电子半导体产业，同时也促成电讯计算机业、医学、太空探测等领域产生戏剧性的改变。
IEEE为统一新EDA语言 成立专门工作组 (2004.07.22)
IEEE日前宣布，爲了统一目前正在开发Verilog-HDL（IEEE 1364）下一版本的2项活动、即“IEEE 1364升级版（IEEE P1364）”与“SystemVerilog（IEEE P1800）”，已在IEEE标准委员会（IEEE-SA）Corporate Initiative中成立了专门工作组

  十大热门新闻

AD
刊登廣告 ｜ 新聞信箱 ｜ 读者信箱 ｜ 著作權聲明 ｜ 隱私權聲明 ｜ 本站介紹
︱ Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw