 |
西门子Solido Simulation Suite协助客户提升AI验证速度 (2024.07.02)
西门子数位工业软体近日推出 Solido Simulation Suite，这是一款以 AI 加速型 SPICE、FastSPICE 与混合讯号模拟器整合而成的套件?合，目的是为客户下一代的类比、混合讯号与客制化 IC 设计缩短关键设计及验证的执行时间 |
|
西门子加入IFS计划EDA联盟 提供最隹IC设计方案 (2022.02.22)
西门子数位化工业软体近日宣布，加入成为英特尔晶圆代工服务（IFS）加速计划中的EDA联盟特许成员。英特尔的IFS计划旨在建立完备的生态系统，基於IFS先进的制程技术，为新一代系统单晶片（SoC）提供设计与制造支援 |
|
Mentor EDA进一步支援三星Foundry 5/4奈米制程技术 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE（AFS）自订和类比/混合讯号（AMS）电路验证平台已通过三星Foundry的最新制程技术认证。客户现在可以在三星的5/4奈米FinFET制程上使用这些产品，为其先进的IC设计tapeouts进行验证和sign-off |
|
Mentor Calibre和Analog FastSPICE平台通过台积电最新制程技术认证 (2020.05.26)
Mentor，a Siemens business近期宣布，该公司的多项IC设计工具已获得台积电领先业界的N5和N6制程技术认证。此外，Mentor与台积电的合作关系已扩展到先进封装技术，可进一步利用Mentor Calibre平台的3DSTACK封装技术来支援台积电的先进封装平台 |
|
Mentor多项产品通过台积电的5nm/7nm制程认证 (2019.12.02)
在台积电2019开放创新平台（OIP）生态系统论坛上，Mentor宣布最近通过台积电认证、拥有优异的新功能以及为台积电最先进制程开发晶圆厂特定的实现方案一系列的工具，可使Mentor和台积电的共同客户受益，并有助於进一步扩展台积电持续成长的生态系统 |
|
Mentor扩展可支援台积电5奈米FinFET与7奈米FinFET Plus 制程技术的解决方案 (2018.11.20)
Mentor今（20）天宣布其Mentor CalibreR nmPlatform 与Analog FastSPICE? (AFS?) 平台已通过台积电7奈米 FinFET Plus 与最新版本的5奈米FinFET制程认证。此外，Mentor 持续扩展Xpedition? Package Designer 和Xpedition Substrate Integrator 产品的功能，以支援台积电的先进封装技术 |
|
Mentor扩展可支援台积电5/7奈米FinFET Plus 制程技术的解决方案 (2018.11.19)
Mentor今天宣布，该公司的Mentor Calibre nmPlatform 与Analog FastSPICE (AFS) 平台已通过台积电7奈米 FinFET Plus 与最新版本的5奈米FinFET制程认证。此外，Mentor 持续扩展Xpedition Package Designer 和Xpedition Substrate Integrator 产品的功能，以支援台积电的先进封装技术 |
|
Mentor强化支援台积电5nm、7nm制程及晶圆堆叠技术的工具组合 (2018.05.02)
Mentor宣布该公司Calibre nmPlatform 和Analog FastSPICE (AFS) 平台中的多项工具已通过台积电(TSMC)最新版5奈米FinFET和7奈米 FinFET Plus制程的认证，Mentor 亦宣布，已更新其 Calibre nmPlatform工具，可支援台积电的Wafer-on-Wafer (WoW)晶圆堆叠技术，这些 Mentor工具以及台积电的新制程将能协助双方共同客户更快地为高成长市场实现矽晶创新 |
|
Mentor扩展台积电InFO与CoWoS设计流程解决方案协助推动IC创新 (2017.09.21)
Siemens业务部门Mentor宣布，已为其Calibre nmPlatform、Analog FastSPICE (AFS) 平台、Xpedition Package Integrator和Xpedition Package Designer工具进行了多项功能增强，以支援台积电的创新InFO(整合扇出型)先进封装与 CoWoS (chip-on-wafer-on-substrate)封装技术 |
|
明导国际软体已通过台积电12FFC与7nm制程进一步认证 (2017.03.22)
明导国际(Mentor Graphics)宣布其Calibre平台((Calibre nmDRC、Calibre Multi-Patterning、 Calibre nmLVS、Calibre YieldEnhancer with SmartFill 和Calibre xACT? 工具)以及Analog FastSPICE (AFS)电路验证平台已通过台积电(TSMC)最新版本的12FFC制程认证 |
|
Mentor增强对TSMC 7 奈米制程初期设计开发 (2016.03.28)
Mentor Graphics公司宣布，藉由完成TSMC 10奈米FinFET V1.0认证，进一步增强和优化Calibre平台和Analog FastSPICE (AFS) 平台。此外，Calibre 和 Analog FastSPICE 平台已可应用在基于TSMC 7 奈米 FinFET 制程最新设计规则手册 (DRM) 和 SPICE 模型的初期设计开发和 IP 设计 |
|
Mentor协助三星代工厂10奈米FinFET制程优化工具和设计流程 (2016.03.11)
Mentor Graphics公司（明导）宣布与三星电子合作，为三星代工厂10奈米FinFET制程提供各种设计、验证、测试工具及流程的优化。其中包括Calibre物理验证套件、Mentor Analog FastSPICE（AFS）平台、Olympus-SoC数位设计平台和Tessent测试产品套件 |
|
台积电认证Mentor Graphics软件可应用于其10nm FinFET技术早期设计开发 (2015.04.20)
Mentor Graphics（明导）宣布：台积电（TSMC）和Mentor Graphics已经达到在 10nm EDA认证合作的第一个里程碑。 Calibre实体验证和可制造性设计（DFM）平台以及 Analog FastSPICE（AFS）电路验证平台（包括AFS Mega）已由台积电依据最新版本的10nm设计规则和 SPICE模型认证 |
 |
抢占2014行动商机 (2010.09.13)
处于行动风潮大起的今日，本刊记者应Global Press之邀走访矽谷，了解亚洲厂商在此波趋势中所能掌握的商机。除了前期所提到的网路骨干将转往电信级乙太网路、USB可望一统手机传输介面的两大趋势外，本期将把2014年前可期待的行动商机完整介绍 |
