 |
新思科技利用全新RISC-V系列产品扩展旗下ARC处理器IP产品组合 (2023.11.08)
新思科技宣布扩大旗下ARC处理器 IP的产品组合，内容包括全新的RISC-V ARC-V处理器IP，让客户可以从各式各样具备弹性与扩展性的处理器选项中进行选择，为他们的目标应用提供理想的功耗-效能(power-performance)效率 |
|
新思科技与台积电合作 在N3制程上运用从探索到签核的一元化平台 (2023.11.02)
新思科技近日宣布扩大与台积公司的合作，并利用支援最新3Dblox 2.0标准和台积公司3DFabric技术的全面性解决方案，加速多晶粒系统设计。新思科技多晶粒系统解决方案包括3DIC Compiler，这是一个从探索到签核一元化的平台，可以为产能与效能提供最高等级的设计效率 |
|
西门子收购 Avery Design Systems 续扩充IC验证解决方案 (2022.11.14)
基於现今积体电路（IC）的SoC复杂性不断提高，对新协定和标准的需求不断增加，验证IP使用案例的运用范围也在不断扩大，为客户带来了IC设计验证的复杂挑战。西门子数位化工业软体今（14）日宣布收购独立於模拟的验证IP供应商Avery Design Systems |
|
Imagination Open Access计划提供GPU和AI加速器IP之存取权 (2022.06.02)
Imagination Technologies宣布其Open Access（开放存取）计划，藉由无须授权成本，为早期发展阶段企业提供一流GPU和AI加速器IP之存取权。
透过降低进入SoC的设计门槛，使成长扩展型（scale-up）企业能为智慧家庭、智慧城市或智慧工厂的工业设计、智慧资讯站（kiosk）和电子看板、医疗保健技术等应用创造先进的物联网和人工智慧产品 |
|
扩展IC验证版图 西门子收购Fractal Technologies (2021.05.19)
西门子数位化工业软体宣布收购Fractal Technologies，该公司总部位於美国和荷兰，是一家领先的签核级品质IP确认解决方案供应商。此次收购可以协助西门子的EDA客户更快、更容易验证其IC设计中使用的内部和外部IP以及单元库，进而提高整体品质并加快产品上市时程 |
 |
Nexus技术平台：重新定义低功耗、小尺寸FPGA (2020.12.15)
为了支援AIoT、嵌入式视觉、硬体安全等应用，网路边缘设备的硬体方案需要具备下列特征：低功耗、高效能、高稳定性、小尺寸。 |
|
是德提交3GPP协定测试案例 验证支援IP多媒体子系统的5G NR装置 (2020.10.21)
是德科技（Keysight Technologies Inc.）日前宣布已率先提交协定测试案例至3GPP，以验证支援IP多媒体子系统（IMS）的5G New Radio（NR）装置。这是基於利用是德科技符合性测试工具套件，以及高通科技（Qualcomm Technologies）下一代 Snapdragon 行动平台的智慧型手机测试装置 |
|
Cadence GDDR6 IP产品获台积电N6制程认证 (2020.10.12)
电子设计大厂益华电脑(Cadence Design Systems, Inc.)宣布，其GDDR6 IP获得台积电6奈米制程(N6)矽认证，可立即用於N6、N7与还有即将到来的N5制程技术。GDDR6 IP由Cadence PHY和控制器设计IP与验证IP(VIP)所组成，目标针对超高频宽的记忆体应用，包括超大型运算、汽车、5G通讯及消费性电子，特别有关於人工智慧／机器学习(AI／ML)晶片中的记忆体介面 |
|
新唐科技利用Cadence Palladium Z1硬体验证平台 加速MCU设计 (2020.08.23)
益华电脑(Cadence Design Systems)宣布，新唐科技 (Nuvoton)采用Cadence Palladium Z1企业级硬体验证模拟平台，以加速其工业及消费者应用程式之微控制器 (MCU) 的设计开发。与过去的解决方案相比，新唐科技使用Palladium Z1硬体验证平台完成更快速的软硬体整合，将作业系统启动模拟时间从4天减少到只需60分钟 |
|
CrossLinkPlus FPGA 简化基于MIPI的视觉系统开发 (2020.06.16)
透过将FPGA的可重复程式化设计特性引入嵌入式视觉系统，CrossLinkPlus让设计人员可以利用MIPI元件提供的成本和效能优势。 |
|
Cadence强化Cortex-A78及X1 CPU行动装置开发的数位流程及验证套件 (2020.06.02)
电子设计商益华电脑(Cadence Design Systems, Inc.)宣布扩大与Arm的长期合作关系，强化以Arm Cortex- A78和Cortex-X1 CPU为设计基础的行动装置开发。为了推动Cortex-A78和Cortex-X1的采用，Cadence提供了全面的数位化全流程快速采用套件（RAK），帮助客户在功耗、性能和面积（PPA）上进行最隹化，并提高整体设计生产力 |
|
人工智慧正在改变EDA的设计流程 (2019.09.10)
EDA让电子设计有了飞跃式的成长；如今，人工智慧正站在EDA成功的基础上，正逐渐重塑了EDA设计的风貌。 |
|
联发科技推出全球首款矽验证7奈米56G PAM4 SerDes IP (2018.04.10)
联发科技推出7nm FinFET矽验证的56G SerDes IP，进一步扩充其ASIC产品阵列。该56G SerDes解决方案基於数位信号处理（DSP）技术，采用PAM4信号，具有高性能、低功耗及小面积，而7nm和16nm矽验证则可确保该IP容易整合进各种先进产品设计中 |
|
Cadence率先提供蓝牙Bluetooth 5验证IP (2017.01.12)
益华电脑(Cadence)为Bluetooth 5提供Cadence验证IP (VIP)，这是为最新版蓝牙技术所提供的VIP。 Bluetooth 5以提升八倍的资料传送能力、四倍长的范围和加倍的低功耗装置连线速度，提供无缝的短距行动连接 |
|
使用AirCheck G2 Wireless Tester可有效排除WLAN故障 (2016.12.29)
NETSCOUT 提供了一系列 Wi-Fi 故障诊断工具来解决可能面临到所有无线的问题。其中，AirCheck G2 Wireless Tester 是强大的故障诊断工具，可协助您识别和解决多种与Wi-Fi 相关的问题 |
 |
Mentor推出原生完整的UVM SystemVerilog记忆体验证IP库 (2016.03.09)
Mentor Graphics（明导）推出首个完全原生的UVM SystemVerilog记忆体验证IP库，该记忆体验证IP库可用于所有常用记忆体设备、配置和介面。 Mentor在目前已可支援60多种常用外设介面（commonly used peripheral interfaces）和汇流排架构的Mentor验证 IP（Mentor VIP）库中新增了 1600多种记忆体模型 |
|
Cadence推出Palladium Z1硬体验证模拟平台 (2015.11.18)
益华电脑（Cadence Design Systems）发表Cadence Palladium Z1硬体验证模拟（emulation）平台，这是资料中心级（datacenter-class）硬体模拟系统，与前一代产品相比，可提供5倍的更高硬体模拟处理能力；若与最接近的竞争产品相比，工作负载效率平均提升了2.5倍 |
|
Mentor Graphics在企业验证平台新增ARM AMBA 5 AHB验证IP (2015.11.16)
Mentor Graphics公司推出ARM AMBA 5 AHB 总线的验证IP （VIP）。该新VIP 在Mentor企业验证平台（EVP）上提供，设计人员在同时使用Questa软体模拟和Veloce硬体模拟对采用此新规范的晶片设计进行验证时，可简化并加快验证流程 |
|
丹星科技采用Cadence VIP缩短验证时间2.5倍 (2015.02.06)
全球电子设计创新厂商益华计算机（Cadence）宣布，专业硅智财（SIP）供货商丹星科技（M31 Technology）采用Cadence的验证IP（VIP）产品，与手动的测试平台（testbench）结果相比，不但缩短了2.5倍的验证时间，还能提升设计人员生产力，并确保更佳的验证质量 |
|
Mentor Graphics推出用于PCIe 4.0的新验证IP (2014.12.10)
Mentor Graphics（明导国际）宣布新的MentorEZ-VIP PCI Express可即时使用的验证IP。这一新的验证IP（VIP）可将ASIC和FPGA设计验证的测试平台整合时间减少多达10倍。
验证IP旨在通过为常见协议和架构提供可复用构建模组来减少工程师构建验证平台所花费的时间 |
