 |
创意采Cadence Integrity 3D-IC平台 实现3D FinFET 制程晶片设计 (2024.01.14)
益华电脑（Cadence）宣布，其Cadence Integrity 3D-IC 平台获创意电子采用，并已成功用於先进 FinFET 制程上实现复杂的 3D 堆叠晶片设计，并完成投片。
该设计采Cadence Integrity 3D-IC 平台，於覆晶接合（flip-chip）封装的晶圆堆叠 (WoW) 结构上实现Memory-on-Logic 三维芯片堆叠配置 |
|
半导体『0.5D』的距离有多远？ (2012.09.25)
近期看到FPGA大厂陆续推出3D系统芯片，令人想起几前年半导体产业开始积极推展的3D芯片，似乎经过几年的酝酿，目前开始看到该技术的开花结果。只不过，Altera台湾区总经理陈英仁指出，这些其实都是属于2.5D的制程，不是真正3D的技术范畴 |
 |
GLOBALFOUNDRIES 晶圆8厂实现20奈米及3D芯片堆栈技术 (2012.06.18)
GLOBALFOUNDRIES日前宣布，其划时代的新技术将可为新一代的行动与消费性应用实现 3D 芯片堆栈。该公司位于纽约萨拉托加郡的晶圆 8 厂已安装一套特殊生产工具，可在半导体晶圆上建立硅穿孔 (TSV) 技术，作业于其最顶尖的 20奈米技术平台上 |
|
新思科技推出3D-IC新技术 (2012.03.29)
新思科技(Synopsys)日前宣布，利用3D-IC整合技术加速多芯片堆栈系统(stacked multiple-die silicon system)的设计，以满足当今电子产品在指令周期提升、结构尺寸缩小及功耗降低等面向上的需求 |
|
ST统筹欧洲新研究智能型系统共同设计项目 (2011.12.21)
欧洲新研究项目的合作伙伴日前发布了多国／多学科智能型系统共同设计（SMArt systems Co-design，SMAC）项目内容。这项为期三年的重要合作项目旨在爲智能型系统设计创造设计整合环境（SMAC平台），欧盟FP7（FP7-ICT-2011-7）项目爲智能型系统项目提供部分资金支持 |
|
强化智能系统设计 ST发布SMAC项目内容 (2011.12.19)
意法半导体（ST）日前与欧洲新研究项目的合作伙伴，共同发布了多国/多学科智能型系统共同设计（SMArt systems Co-design，SMAC）项目内容。
这项为期三年的重要合作项目旨在爲智能型系统设计创造先进的设计整合环境（SMAC 平台），欧盟FP7（FP7-ICT-2011-7）项目爲智能型系统项目提供部分资金支持 |
 |
用贴的3D IC技术 (2011.09.13)
散热与噪声的问题，一直是3D IC难以克服的瓶颈所在。对此，3M和IBM正合作研发一种采用新型黏着剂来进行芯片堆栈的新3D IC技术，这种黏着剂是3M专门开发给硅芯片黏接，而透过采用这种特殊的塑化原料，能把电路的热能大幅隔开，甚至可以一口气链接数百层的独立芯片，并把单一封装的芯片效能推升了一千倍以上 |
 |
单芯片堆栈 3D - FPGA 性能优势-单芯片堆栈 3D - FPGA 性能优势 (2011.07.08)
单芯片堆栈 3D - FPGA 性能优势 |
 |
难以抗衡的三星优势 (2011.07.06)
触控产业的商机处处，手机及平板只是一个开始 |
|
恒忆与Intel合作研究PCM技术 获关键性突破 (2009.11.02)
恒忆（Numonyx）与英特尔（Intel）宣布，相变化内存（PCM）研究的关键性突破，此项非挥发性内存技术结合了现今多种类型内存的优点。研究人员也首度展示可于单一芯片堆栈多层PCM 数组的64Mb测试芯片 |
|
从节能省碳谈3D IC (2009.07.03)
CPU节能功率已面临瓶颈，气冷式散热功能也面临极限，SoC散热和漏电流问题亦迫在眉睫，资料中心更是节能省碳的重点。 3D IC降低功耗设计可有效降低RF功耗、明显提升记忆体效能，有助建构绿色资料中心，用3D Stack技术大幅降低伺服器记忆体功耗，3D IC符合节能省碳环保潮流 |
|
MEMS运动感测元件之技术浅谈 (2008.12.03)
本文以下将以加速度计为主，浅介其市场技术、制程技术、技术指标和发展趋势，同时也借此文介绍工研院目前之研发技术与未来在惯性运动感测元件技术开发上之布局。 |
|
TSV芯片通孔技术正夯 (2008.07.29)
硅通孔技术（Through Silicon Via；TSV）是在芯片和芯片间、晶圆和晶圆间制作垂直导通，实现芯片互连的最新技术。与过去IC封装键合和使用凸点的迭加技术不同，TSV能使芯片在三维方向堆栈的密度最大，尺寸最小，大幅改善芯片速度和功耗，是发展3D IC的关键技术 |
|
预见2020年关键科技发展 (2008.06.10)
德州仪器开发商大会（TIDC）是半导体大厂德州仪器（TI）的年度盛事。今年该场盛会于5月23日在台北盛大展开，主题锁定了「视讯影像」、「工业与控制应用」、「数位媒体应用及解决方案」等三大主轴，揭示丰富的创新应用与技术分享，并邀请许多TI的开发商共襄盛举，实机展示各家先进的产品应用，为2020年的产业发展荣景揭开序幕 |
|
多维空间晶粒堆栈世代正式来临！ (2005.05.05)
卢超群认为，晶粒堆栈技术将是半导体产业界未来数十年的大革新，这种趋势总称为异质性整合，让晶粒由原本的二度空间排列转而成为三度空间堆栈。而钰创这一小步也宣示了多维空间晶粒堆栈的大时代将正式来临 |
|
SoC的定义与架构 (2004.02.05)
什么是SoC？本文不只是由产业、技术或市场沿革描述SoC的定义，而是希望辅以科学上、哲理上与自然现象上的推衍，引导读者抛弃传统IC设计的布局概念与一般电子零组件的旧式思维，勾勒出一个开放而多元的SoC概念之架构轮廓 |
|
无凸块接合技术的3D堆叠封装 (2003.09.05)
本文将介绍以无凸块接合技术为基础所研发的新3D堆叠封装，其个别的堆叠单位可以是裸晶片、已经封装完成的元件或是被动元件，利用沿着晶片周边排列整齐的弹性接头（ compliant terminals）或是一系列的铜柱（copper pillars）作为Z轴方向的连接 |
|
技术整合改变半导体装配业 (2003.04.05)
装配电路板时，有些晶片堆?应用带动了处理晶圆的需求，要像处理电路板那样，带来一系列新的电路板处理挑战，而元件的堆?也出现了。在资讯产品的整合发展趋势下，装配技术已不再能够清晰地划分为元件、电路板和最终装配 |
|
堆叠式构装在记忆产品之应用（下） (2003.02.05)
随着记忆体在各种电子产品中的应用日益广泛，记忆体产品的容量、功耗等要素，也成为越来越受到厂商与消费者的重视；本文接续135期，将继续深入介绍Flash等各种记忆体相关产品的发展趋势，并探讨堆叠式构装应用于记忆体产品之技术现况与未来挑战 |
|
零组件科技论坛─「系统级IC设计之成功案例与应用市场」研讨会实录 (2003.01.05)
一般对于系统级IC设计相关议题的讨论，皆是著重在SoC的前端制程技术发展或相关设计平台工具的开发等部份，而对SoC产品的实际应用案例与应用市场状况之著墨反而较少 |
