 |
修复高达95% Cadence推出生成式AI自动识别和解决EM-IR违规技术 (2023.11.16)
益华电脑(Cadence Design Systems, Inc.）宣布，推出新的 Cadence Voltus InsightAI，这是业界首款生成AI技术，可在设计过程早期自动识别 EM-IR 压降违规的根本原因，因而可以最有效率的选择并加以实现与修正来改善功率、效能和面积(PPA) |
|
西门子与台积电合作协助客户实现最隹化设计 (2023.10.12)
西门子数位化工业软体宣布与台积电深化合作，展开一系列新技术认证与协作，多项西门子 EDA 产品成功获得台积电的最新制程技术认证。
台积电设计基础架构管理部门负责人 Dan Kochpatcharin 表示：「台积电与包括西门子在?的设计生态系统夥伴携手合作 |
|
西门子Calibre DesignEnhancer实现「Calibre设计即正确」IC布局最隹化 (2023.08.02)
西门子数位化工业软体推出创新解决方案 Calibre DesignEnhancer，能帮助积体电路（IC）、自动布局布线（P&R）和全客制化设计团队在 IC 设计和验证过程中实现「Calibre 设计即正确」设计布局修改，从而显着提高生产力、提升设计品质并加快上市速度 |
|
创意电子采用Cadence数位方案 完成首款台积电N3制程晶片 (2023.02.02)
益华电脑(Cadence Design Systems, Inc.) 宣布，创意电子采用Cadence数位解决方案成功完成先进的高效能运算(HPC)设计和CPU设计。其中，HPC设计采用了台积电先进的N3制程，运用Cadence Innovus设计实现系统，顺利完成首款具有高达350万个实例数(instance)、时脉频率高达3.16GHz的先进设计 |
|
明纬新推出120W~600W机壳型安控消防电源LAD系列 (2022.10.31)
明纬长期专注於电源供应器本业，并以自有品牌行销全球80馀国，在安控消防领域拥有基板型、导轨型、机壳型三种安装类型可供选用，包含PSC、DRC/DRS、SCP/AD等系列，涵盖35～480W范畴 |
|
西门子Calibre平台扩充EDA早期设计验证解决方案 (2022.07.27)
西门子数位化工业软体近期为其积体电路（IC）实体验证平台，Calibre扩充了一系列电子设计自动化（EDA）早期设计验证功能，可将实体和电路验证任务「shift left」，既在设计与验证流程的早期阶段就识别、分析并解决复杂的IC和晶片级系统（SoC）实体验证问题，协助IC设计团队及公司更快将晶片送交光罩制造（tapeout） |
|
西门子多款IC设计解决方案获台积电最新技术认证 (2022.06.28)
西门子数位化工业软体近期在台积电2022技术论坛上宣布，旗下多款先进工具已获得台积电最新技术认证。
其中，西门子Aprisa数位实作解决方案获得台积电业界领先的N5与N4制程认证 |
|
明纬推出180W导轨式安控电源供应器DRC-180系列 (2022.04.13)
明纬导轨式安控电源DRC-40/60/100系列 已广泛应用於安控、消防、资通讯、自动控制等领域，为满足更高瓦数之需求，新推出的180W的DRC-180系列。本产品适合安装於配电机箱内部之TS-35/7 |
|
中华精测2021年营收逆势成长 全新探针卡智慧设计服务探路 (2022.01.03)
中华精测科技今( 3 )日公布2021年12月份营收报告，单月营收达4.23亿元，较前一个月成长3.0％，较前一年同期成长26.7％；2021年第四季营收12.73亿元，较前一季度成长14.8％，较前一年同期成长21.3％；全年营收达42.41亿元，较前一年度成长0.8％ |
|
西门子与台积电深化合作 3D IC认证设计达成关键里程 (2021.11.04)
西门子数位化工业软体，日前在台积电 2021开放创新平台 (OIP) 生态系统论坛中宣布，与台积电合作带来一系列的新产品认证，双方在云端支援 IC 设计，以及台积电的全系列 3D 矽晶堆叠与先进封装技术（3Dfabric）方面，已经达成关键的里程碑 |
|
新思数位与客制化设计平台获台积电3奈米制程技术认证 (2021.06.22)
针对台积电最先进3奈米制程技术，新思科技的数位与客制化解决方案已通过台积电最新设计参考流程(design-rule manual，DRM)及制程设计套件(process design kits)的认证。植基于多年来的广泛合作关系 |
|
Deca携手日月光、西门子推出APDK设计解决方案 (2021.04.01)
先进半导体封装纯工艺技术供应商Deca公司宣布推出全新的APDK（自适应图案设计套件）解决方案。该解决方案是Deca与日月光半导体制造股份有限公司（ASE）和西门子数位工业软体公司合作的成果 |
|
Cadence数位设计流程助优化3nm设计 获颁台积电OIP客户首选奖 (2021.03.10)
电子设计商益华电脑(Cadence Design Systems, Inc.)宣布，Cadence以论文题目「台积电3奈米设计架构之优化数位设计、实现及签核流程」，荣获台积电开放创新平台(OIP)生态系统论坛颁发的客户首选奖(Customers' Choice Awards)．该论文由Cadence数位及签核事业部研发??总裁罗宇锋(Yufeng Luo)发表於2020年台积电北美OIP生态系统论坛 |
|
Mentor高密度先进封装方案 通过三星Foundry封装制程认证 (2020.12.01)
Mentor, a Siemens business宣布其高密度先进封装（HDAP）流程已获得三星Foundry的MDI（多晶粒整合）封装制程认证。Mentor和西门子Simcenter软体团队与三星Foundry密切合作，开发了原型制作、建置、验证和分析的叁考流程，提供先进多晶粒封装的完备解决方案 |
 |
走出商用现货元件强化筛选的误区 (2020.10.20)
适当的测试有助于识别半导体商用现货（COTS）元件潜在的可靠性故障。强化筛选能够让授权产品改进及高可靠性制造流程。 |
|
格罗方德与Mentor推出半导体验证方案 加码嵌入式机器学习功能 (2020.09.29)
特殊工艺半导体代工厂格罗方德（GF）日前在年度全球技术大会（GTC）上发表新款可制造性设计（DFM）套件，该产品在先进的机器学习（ML）功能加持下，性能大幅提升。这款领先业界的ML增强型DFM解决方案 |
|
Cadence IC封装叁考流程 获得台积电最新先进封装技术认证 (2020.09.16)
益华电脑(Cadence Design Systems)宣布，Cadence工具取得台积电最新 InFO 与CoWoS先进封装解决方案认证，即以RDL为基础的整合扇出型封装InFO-R，与采用矽晶中介层(Silicon Interposer)封装技术的CoWoS-S |
|
Mentor EDA进一步支援三星Foundry 5/4奈米制程技术 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE（AFS）自订和类比/混合讯号（AMS）电路验证平台已通过三星Foundry的最新制程技术认证。客户现在可以在三星的5/4奈米FinFET制程上使用这些产品，为其先进的IC设计tapeouts进行验证和sign-off |
|
遵循DO-254标准与流程 及重大/轻微变更的分类概述 (2020.08.12)
半导体特殊应用积体电路(ASIC)及标准产品都面临生产停产问题，正因如此，需要制造出外形、尺寸与功能都等效的器件。 |
|
Cadence与联电完成28奈米HPC+制程先进射频毫米波设计流程认证 (2020.07.23)
联华电子宣布Cadence毫米波（mmWave）叁考流程已获得联华电子28奈米HPC+制程的认证。透过此认证，Cadence和联电的共同客户可利用整合的射频设计流程，加速产品上市时程。此完整的叁考流程是基於联电的晶圆设计套件（FDK）所设计的 |
