隨著AI運算需求爆炸性成長，資料中心對傳輸需求也呈現指數級提升，傳統的連連技術也面臨新的瓶頸。在CTIMES主辦、思渤科技贊助的「串聯AI傳輸最後一哩」的東西講座中，業界專家便針對PCIe演進下的訊號完整性（SI）、共同封裝光學（CPO）伺服器架構，以及熱電耦合模擬自動化等三大核心議題進行深度解析。

CTIMES主辦、思渤科技贊助的「串聯AI傳輸最後一哩」的東西講座

PCIe 6.0/7.0演進：PAM4調變下的訊號完整性考驗

思渤科技CAE資深技術副理陳冠忠指出，AI訓練對頻寬的需求推動了PCIe介面每世代翻倍的演進速度。從PCIe 6.0開始導入PAM4調變技術，雖然在相同奈奎斯特頻率（Nyquist Frequency）下實現了雙倍頻寬，但其四電平訊號導致眼圖高度大幅降低，訊噪比（SNR）懲罰較傳統NRZ增加了約9.6dB。

進入PCIe 7.0世代，資料速率將攀升至128 GT/s，奈奎斯特頻率高達32 GHz，設計餘裕更加有限。他強調，為了克服嚴峻的通道損耗，工程師必須仰賴重定時器（Retimer）來再生訊號，並導入高階模擬工具如Ansys SIwave與HFSS進行「模擬驅動設計」，以確保PCB疊構、打孔（Via）及封裝設計符合合規性要求。

CPO與矽光子技術：解決銅線物理極限與能源危機

翔宇科技（Eagletek）業務開發經理吳瑀涵則從系統架構的角度解析，目前現代 GPU系統機櫃功耗已突破100kW，能源與散熱成為設計核心瓶頸。他以OpenAI 位於德州的Stargate資料中心為例，預測未來園區總電力需求將達1.2 GW，顯見傳統銅線互連已難以支撐龐大的流量與電力需求。

因此共同封裝光學（CPO）技術就被視為突破口，透過將光學元件嵌入XPU封裝內，能顯著縮短傳輸距離，減少功耗與延遲。然而，從「電」轉向「光」也帶來了量測模式的劇變。他表示，光纖端面的污染仍是光通訊問題的首要原因，業界需透過VIAVI等先進量測方案，針對矽光子晶片進行晶圓級（Wafer Level）測試，並嚴格執行光纖端面的監視與清潔，以維持系統穩定性。

熱電耦合模擬：確保高功耗系統的可靠度

針對高功耗帶來的熱管理難題，思渤科技CAE資深工程師駱建宏提出了「熱電耦合」的關鍵挑戰。在高頻高速運作下，電子元件產生的熱量不僅會損害硬體，還會改變材料的介電係數與電阻值，進而引發訊號失真或電源不穩定。

而透過Ansys Icepak模擬工作流，設計團隊可以在早期階段識別熱點並優化風扇設計。駱建宏更展示了如何利用PyAEDT進行模擬自動化，整合電磁、熱學、機械應力等多物理量分析，並結合Sherlock軟體進行壽命預測。這種全方位的模擬流程能有效降低硬體迭代成本，確保AI伺服器在極限負載下的長期可靠度。