日月光半导体（ASE）日前表示三层铝垫封装技术(Tri-tiers Wire Bonding)已开发完成，针对高I/O设计的IC充分提供了高密度、小尺寸高与低成本的产品需求服务，促使IC效能获得更进一步的提升。目前三层铝垫焊线封装技术，每月约有2,000,000颗的产量。近年来，IC设计随着功能增强、尺寸小型化的需求，高I/O及缩小晶粒焊接铝垫尺寸与间距的设计，已然成为IC发展的趋势。早期的单层铝垫(In-line Pad)与双层铝垫(Staggered Pad)技术，因受限于焊接铝垫的紧缩设计，以及封装上的设备及材料性质的能力极限，将产生焊线接合强度不良，冲线值提高及可靠度不足的疑虑，已经无法满足高I/O的IC设计进展。日月光长久以来即积极向高I/O、效能更高的三层铝垫(Tri-tiers Pad)的晶粒设计封装技术迈进，持续加速先进制程技术的脚步。此细间距技术已成功运用于塑料闸球数组封装技术(PBGA)，打线焊垫间距细至70微米，并预估今年底将达到60微米更一步之技术突破。

日月光半导体研发副总经理李俊哲表示，「随着IC芯片单位面积电路积集度增加、功能增强的设计趋势，将使I/O脚数跟着增加，并使其封装方式也随之改变，一方面采缩小间距，另一方面增加为2~3层铝垫，来满足高I/O及小面积的IC设计需求。日月光的三层铝垫封装技术，能大幅缩小芯片面积。这项封装技术将是高科技产品在追求质量效能与成本上的关键发展，而目前则应用在具多功能整合的IC上，如桌上计算机和笔记本电脑的多媒体/绘图卡之芯片组。」

李俊哲进一步表示，「日月光研发的三层铝垫封装技术，焊线会呈现较错综复杂的三度空间层次交迭现象，故其于封装制程中焊线弧度控制的困难度亦相对提高，但其结构上却提供了IC设计更大的弹性空间，使IC产品可具备更完整且优良的功能特性。」