在舊金山舉辦的IEEE International Electron Devices Meeting (IEDM)會議中，英飛凌科技公司發表了一種使用在未來DRAM世代的可量產化之70奈米製程技術，採用300mm晶圓的深度溝槽(deep trench, DT)單元之方式。在此次發表的論文中，展現出完善的整合方式以及主要的技術特性，其中包括以DRAM製程為基礎第一次使用在溝槽中的高-k介電質材料。英飛凌的70奈米DRAM方案展現出技術上的突破，並表現出溝槽技術的延展性。

在IEDM所發表的論文，是英飛凌科技公司和南亞科技公司共同努力的成果，包括Infineon Nanya Trench Alliance (INTA)開發出的90奈米和70奈米DRAM技術。歐盟的EPRE基金對本文章提供部份的支援，德國State Saxony亦提供部份的資助。

英飛凌預期在將此突破性的70奈米製程技術轉移至300mm晶圓的DRAM生產上，將會提高其生產力以及DRAM的產出。更小的製程架構會將晶片尺寸減低30%，因此，可增加每一片晶圓的晶片產出量。根據最近的Gartner Dataquest之預測，全球在DRAM位元上的需求，從2003年至2008年，將會以平均51%的成長率上升，在應用方面，將會有各種不同的應用出現，從電腦運算至資料儲存，至消費性電子。

在英飛凌展示的70奈米溝槽技術中，在溝槽式電容器中第一次採用高-k介電質材料(Al2O3)。在電容片之間採用高-k的材料，會大幅度增加電容量，因此，可以生產出比較小的電容器。此外，在90奈米溝槽技術之DRAM製程中所採用的一些創新性技術亦被融入在其中，這些技術在90奈米之下都已成功的被應用在功能完整的記憶體元件中。這些創新技術包括一個全新的對稱式「checkerboard」(CKB)單位排列，非常適合平板印刷和高長高寬比的蝕刻製程。在增加電容量方面，還採用了半球型(Hemispherical Silicon Grains, HSG)混合使用瓶狀的溝槽，這兩個方式可增加溝槽電容的表面積，因此，溝槽儲存電容器之電容量得以增加。

在降低記憶體單位的幾何面積上，DRAM技術面臨極大的挑戰，因為必需增加基板的植入層，以克服短通道的效應。另一方面，連接至DRAM儲存電容器的連接介面所產生的電場也會大量影響到資料的留置時間，增加的電場強度會影響到資料的留置時間，是已經被廣泛報導的一個現象，當植入濃度增加時，在連接介面上所洩漏的電場也會愈強。在這一方面，有各種解決方案的建議出現，例如在deep trench技術中採用垂直式的電晶體，或者在堆疊式的電容器技術上採用退縮式的方式。這些方式的基本概念，都是將通道延伸至矽表面，以增加排列式電晶體通道的長度，也就是以通道的推動電流來換取較低的植入濃度。

與其他方式不一樣的是，英飛凌所開發出的全新DRAM單元，其延展性是建立在通道上的高度非對稱性和非和諧性的doping分佈。在這個概念上，英飛凌的研究人員還能夠將平面式的DRAM單元進一步縮小，並且在推動電流上還可維持一個強大的優勢。維持DRAM資料留置時間的另一個關鍵因素，是補償因快速減少尺寸所損失掉的儲存電容量。在深度槽技術中，其溝槽的寬度和深度比很大，超過了70:1，因此，在比較小的製程架構下，亦能達到足夠的電容量。目前英飛凌生產的DRAM，大部分都是採用110奈米的製程技術，在DRAM產業中，以溝槽式電容器來說，在面積的效率上是最好的。此項優良的面積效率，代表可將晶粒的大小縮減，每一片晶圓可以放入更多的晶粒，因此，生產成本得以降低。