Altera公司与ARM 于2012年12月13日向外界宣布透过双方特有的协议，两家公司共同开发了DS-5嵌入式软件开发工具包，实现了Altera SoC组件的FPGA自适应除错功能。该开发工具套件消除了整合双核心CPU子系统与Altera SoC组件中FPGA架构的除错壁垒。ARM架构的多核心除错器与FPGA逻辑自适应能力相结合，开发工具透过标准DS-5用户接口，为嵌入式软件开发提供了全芯片可视化和控制功能。计划将于2013年上半年正式发售。

/news/2012/12/13/1635464110.jpg

Altera SoC组件在一个组件中整合了双核心ARM Cortex-A9处理器以及FPGA逻辑，让用户能够在FPGA架构中实现用户定义的周边和硬件加速器，更灵活开发订制现场可程序设计SoC型号产品。DS-5工具套件能够动态适应SoC中客户独特的FPGA配置，跨CPU-FPGA边界无缝扩展嵌入式除错功能，统一了来自CPU和FPGA区域，以及标准DS-5用户接口的所有软件除错信息。此工具套件与DS-5除错器的高阶多核心除错功能相结合，进而大幅提高效能。

ARM系统设计业务部执行副总裁John Cornish提到：『革命性创新硅芯片组件需要相对应的革命性创新软件工具。针对Altera 28nm Cyclone V和Arria V SoC组件，以及即将推出的Altera 20nm SoC组件的这一个创新工具套件满足了这些需求。此技术统一了CPU除错与FPGA除错，提高了用户的效能。』。

对于ARM架构，DS-5工具套件支持对运行非对称多处理（AMP）和对称多处理（SMP）系统配置的系统进行除错。透过JTAG和以太网络除错接口，广泛应用于电路板开发、OS移植、裸金属、Linux应用开发，具有Linux和RTOS感知功能，可望大幅缩短SoC组件的开发时间。