对晶片设计来说，类比电路的布局是很棘手的一块。一方面，它不像数位逻辑电路那般信手捻来，可以很直觉的操作与控制；另一方面，它很仰赖人力来做架构，尤其是与数位逻辑晶片做整合时，经常是废时旷日的工作。所以我们很需要新的方法与工具，来优化我们的类比电路整合。
     采取「Agile 」的思维，也许是一个很好的下手处。这个词是用来描述软体发展的方法，强调累加传递、共同作业、以及持续学习，透过清楚的指引和原则来完成工作。说不定，类比的IC电路也应该如此来建构吧。
     的确是的，现在就有这麽一个方法，运用新的类比IP与工具，让类比电路的设计可以更加的得心应手，大幅缩减开发的时间与成本。本次的讲座特别邀请英国的类比IP新创公司Agile Analog现身说法，一揭类比IP设计的新流程。
     本次的讲座主轴如下：
     
     · 谁是Agile Analog敏捷式类比IP
     ━公司简介
     · 类比与数位设计流程的差异
     · 类比电路与数位电路的差异:设计范例
     · 什麽是好的类比IP？
     · 什麽是 Silicon Proven？
     · Agile Analog的类比IP方法
     · 讨论与ＱＡ
     

授課對象：
報名費用：NT$500元（含茶点一份）/人
报名/洽询：招生人数为12人，任何问题请来信imc@ctimes.com.tw
活动地点：东西讲堂（台北市中山区中山北路三段29号11楼之3）
活动时间：2022年07月01日 (五)14:00~16:00