Rambus近日宣布，已实现SoC至内存接口的突破性20 Gbps先进差动讯号处理，并开发出创新技术，将单端内存讯号处理推展到12.8Gbps，实属空前。Rambus同时开发出能够将内存架构从单端无缝转换为差动讯号处理的创新技术，数据速率可获提升，以满足下世代绘图及游戏系统的效能需求。

Rambus兆字节带宽先导计划（Terabyte Bandwidth Initiative）的最新进展预计将有助于包括GDDR5及DDR3等单端内存架构达到绝佳的功耗效率及兼容性。除了FlexMode接口技术之外，支持差动及单端讯号处理的多模SoC内存接口PHY也可在单一SoC封装设计中实作，完全没有接脚兼容的问题。Rambus已在40nm制程硅产品测试工具中以20Gbps运作达到6 mW/Gbps的功耗效率。这些创新进展可因应功耗效率及兼容性的需求，解决提升讯号处理速率的重大系统难题。