Actel 1日推出全新的Actel Libero整合設計環境(IDE)5.0版本，其適用於設計和開發其現場可編程閘陣列(FPGA)系列產品。新設計套件具有Synplicity和Actel的增強合成與佈局佈線工具，可為Actel以Flash為基礎ProASIC Plus系列產品，提供超過60%的性能提升。Actel的Designer v5.0是包含於Libero IDE的佈局佈線工具套件，為設計人員帶來新的功能，包括用於用戶驅動佈局佈線的全面ChipPlanner和Multi-View Navigator圖形介面。Libero IDE v5.0還具有擴展的介面功能，可連接至外部工具，如Mentor Graphics的Precision和LeonardoSpectrum合成工具、Synplicity的Synplify Pro合成軟體和Actel的編程和偵錯工具。

Actel工具市場行銷總監Saloni Howard-Sarin表示，『在現今的設計環境中，FPGA設計人員再也不能容忍零碎或混亂的設計流程，影響設計進度。因此，我們不斷提升Libero IDE，加入新的功能和特性，使得設計流程更加直觀和暢順。此外，新的外部工具介面允許FPGA和ASIC用戶在設計流程中接入自選工具。Libero IDE v5.0將Actel的工具產品提升至新的水平，讓用戶在設計下一代FPGA解決方案時，可提高性能達60%以上，以及縮短設計週期。』

Libero IDE v5.0備有Synplicity的Synplify 7.3軟體，具有針對Actel FPGA系列產品的多項成果品質(QoR)增強和改進性能。新版本Libero工具套件還具有多項功能性和易用的改進，並透過SynaptiCAD的WaveFormer Lite v9.0和Mentor Graphics的ModelSim® v5.7產品提供。