Actel 1日推出全新的Actel Libero整合设计环境(IDE)5.0版本，其适用于设计和开发其现场可编程门阵列(FPGA)系列产品。新设计套件具有Synplicity和Actel的增强合成与布局布线工具，可为Actel以Flash为基础ProASIC Plus系列产品，提供超过60%的性能提升。Actel的Designer v5.0是包含于Libero IDE的布局布线工具套件，为设计人员带来新的功能，包括用于用户驱动布局布线的全面ChipPlanner和Multi-View Navigator图形接口。Libero IDE v5.0还具有扩展的接口功能，可连接至外部工具，如Mentor Graphics的Precision和LeonardoSpectrum合成工具、Synplicity的Synplify Pro合成软件和Actel的编程和调试程序。

Actel工具市场营销总监Saloni Howard-Sarin表示，『在现今的设计环境中，FPGA设计人员再也不能容忍零碎或混乱的设计流程，影响设计进度。因此，我们不断提升Libero IDE，加入新的功能和特性，使得设计流程更加直观和畅顺。此外，新的外部工具接口允许FPGA和ASIC用户在设计流程中接入自选工具。Libero IDE v5.0将Actel的工具产品提升至新的水平，让用户在设计下一代FPGA解决方案时，可提高性能达60%以上，以及缩短设计周期。』

Libero IDE v5.0备有Synplicity的Synplify 7.3软件，具有针对Actel FPGA系列产品的多项成果质量(QoR)增强和改进性能。新版本Libero工具套件还具有多项功能性和易用的改进，并透过SynaptiCAD的WaveFormer Lite v9.0和Mentor Graphics的ModelSim® v5.7产品提供。