瑞薩科技近日宣佈開發可有效實現32 nm（奈米）及後續世代製程SRAM之技術，使內建於晶片（on-chip）之SRAM可整合至微處理器或SoC（系統單晶片）。

這項新開發的技術利用SOI（Silicon On Insulator）技術，並個別控制組成SRAM之三種電晶體主體（底層部分）之電位，以大幅擴大SRAM的作業邊際（margin）。

利用此技術以65 nm CMOS製程試做並評估2-Mbit SRAM，與未使用此技術的情況相比較，確定約可提升作業下限電壓100 mV。此外，代表SRAM作業邊際之重要指標「讀取邊際」（SNM，Static Noise Margin）約提升16%，寫入邊際則提升約20%，而電晶體電子特性變化程度則降低約19%。

隨著製程更精細化，SNM也隨之降低。但是，在32 nm及22 nm世代模擬中，相較於未使用此技術的情況，確認SNM的提升在32 nm約為27%，在22 nm約為49%，表示可達成與65 nm相同的層級。此結果顯示，此技術可望實現32 nm及後續世代之SRAM。