瑞萨科技近日宣布开发可有效实现32 nm（奈米）及后续世代制程SRAM之技术，使内建于芯片（on-chip）之SRAM可整合至微处理器或SoC（系统单芯片）。

这项新开发的技术利用SOI（Silicon On Insulator）技术，并个别控制组成SRAM之三种晶体管主体（底层部分）之电位，以大幅扩大SRAM的作业边际（margin）。

利用此技术以65 nm CMOS制程试做并评估2-Mbit SRAM，与未使用此技术的情况相比较，确定约可提升作业下限电压100 mV。此外，代表SRAM作业边际之重要指针「读取边际」（SNM，Static Noise Margin）约提升16%，写入边际则提升约20%，而晶体管电子特性变化程度则降低约19%。

随着制程更精细化，SNM也随之降低。但是，在32 nm及22 nm世代仿真中，相较于未使用此技术的情况，确认SNM的提升在32 nm约为27%，在22 nm约为49%，表示可达成与65 nm相同的层级。此结果显示，此技术可望实现32 nm及后续世代之SRAM。