半導體製程微縮已近尾聲，儘管研究人員運用超薄SOI、high-k閘極電介質、雙閘CMOS、三維FinFET等各種技術，一般認為矽晶CMOS將於2020年微縮至10至7奈米，便真正面臨極限。

BigPic:619x435

那麼，2020年後的半導體產業將會是甚麼樣貌？除了蓋18吋超大晶圓廠、發展3D IC技術外，還有甚麼樣的可能性？

耶魯大學電機工程教授及中央研究院院士馬佐平博士(T. P. Ma)日前在台灣舉行的Sematech年會上，介紹了研究人員試圖以碳奈米管(CNT)、石墨烯、III-V族等新材料，做為延續矽晶CMOS未來發展的可行性。而選用這三種材料，主要是因為考量它們具備更高的遷移率(mobility)特性。

回到基本面，影響CMOS電晶體速度的參數包括通道寬度、長度、電介質、氧化物厚度，以及材料遷移率(mobility)等。近年來，研究人員已透過製程微縮以及導入high-k金屬閘等各種創新電晶體架構技術，讓摩爾定律能持續進展，並不斷提升每個製程節點的效能。

因此，當矽晶微縮達到極限時，若要繼續提升電晶體效能，只能求諸新材料，期望以更佳的遷移率，來延續矽晶的未來發展。其中，碳奈米管和石墨烯是近來非常熱門的研究題材，2010年的諾貝爾物理獎便是由英國科學將因為找到從石墨中分離出石墨烯的方法而獲得。

在這三種新材料中，馬佐平博士比較看好III-V族未來扮演的角色，主要是由於，碳奈米管和石墨烯都不易在矽晶圓上生成，而且很難精確控制碳奈米管在晶圓上的放置位置，同時，它們與現有矽晶製程的整合度不高，無法發揮現有矽晶製造基礎建設的效益，不容易發展為主流技術。

至於III-V族材料，由於遷移率較佳，它在通訊晶片上的應用已經非常廣泛。不過，要開發高遷移率的III-V族MOSFET，仍需找出適當的閘電介質材料，並克服在矽晶上生成III-V材料的問題。此外，III-V材料雖然雖具備較高的電子遷移率，但它的電洞遷移率卻較矽晶還低。因此，馬佐平提出了單極CMOS架構的概念，全部採用N通道，或許是可行的解決方案。

他強調，有挑戰才有機會，就像他的演講主題「超越矽晶技術的機會與挑戰」一樣，他說，「我不認為產業會進入後矽晶(post-silicon)時代，而應該是超越矽晶(beyond-silicon)的時代，因為我們將能透過新材料來延續矽晶技術的未來，讓這項進入人類文明不過40多年的技術像過去的石器與銅器時代一樣，能夠源遠流長。」

(作者為CTIMES特約主筆)