為提升台灣人工智慧（AI）研發能量並加速產業開枝散葉，全球電子設計創新廠商益華電腦（Cadence Design Systems, Inc.）與國家實驗研究院晶片系統設計中心（CIC）共同宣佈將強化合作關係，透過提供設計驗證加速模擬平台，以及共同建置的SoC設計及驗證環境，協助學界將研發成果與產業效益連結。雙方也將合作驗證培育課程，協助學界加速開發新一代AI晶片應用並培植產業人才。

/news/2018/03/22/1434458540S.jpg

隨著AI未來龐大商機湧現，開發AI領域晶片技術勢在必行，然而AI晶片設計的複雜度與成本日益攀升，設計前期的晶片驗證工作不可或缺。為支持產業開發所需的相關基礎，Cadence與CIC深化既有的合作基礎，共同建置完善的驗證平台與環境，以支援學研界專注於AI晶片設計開發。未來參與科技部AI計畫的研發團隊，以及與國研院晶片中心合作的學術單位，皆可透過CIC申請使用此驗證平台環境，滿足新一代AI晶片的設計需求。

此合作平台將建構在Cadence Palladium硬體加速及系統化的驗證方法，可大幅縮短晶片系統驗證時間，加速晶片設計開發流程，同時提升軟/硬體整合品質。為確保學界更順暢地進行晶片開發，雙方並合作建置AI晶片的設計驗證環境，導入形式驗證平台（Formal Verification），包括晶片模擬、擬真、除錯與驗證，強化驗證功能的正確和完整性，並可提高晶片的成功率。此外，為了及早培育校園AI種子，雙方的合作中也將針對晶片驗證領域，規劃軟硬體等驗證課程，奠定扎實的晶片開發基礎。

國研院副院長林盈達表示：「國研院的任務是建立前端科技以及培育人才，在AI方面是打造完整的生態，讓企業界能夠更好地進入該產業，2018年7月後會成立AI LAB，將學術界的AI計畫、射月計畫(AI相關)，能夠應用與Cadence合作興建的平台，協助硬體(晶片設計)加速，縮短驗證時間，並擁有完整的開發環境，提升測試涵蓋率。」

國研院晶片中心副主任王建鎮表示：「本次Cadence提供的設計驗證加速平台相當重要，不僅象徵CIC與Cadence的合作關係提升到更新的層次，更有助於晶片中心建構完整的AI SoC設計及驗證能量，將可提升國內AI晶片設計技術。未來CIC將以更堅強的實力支援學術研究，並為產業持續培育研發人才。台灣有在做IC設計幾乎都有使用Cadence的設計驗證，希望未來能讓學術界也有良好測試環境。」

Cadence全球副總裁石豐瑜表示，Cadence絕大部分的營收花費在研發上，摩爾定律仍在前進，晶片廠近年需要大量投入研發，生產與設計之間需要EDA公司，應用方面變得複雜也是原因，手機的複雜度增加，雲也要高效，人工智慧更是百花齊放。近年的應用領域也逐漸增廣(物聯網、醫療等)，Cadence目前努力的方向有幾項：設計工具能更快；工具更聰明一些，可以讓項目設計時更有效率，讓工具導入人工智慧；最後是讓封裝、PCB板等，讓系統級的設計實現，也就是SoC。除了考慮功耗外，也要考慮頻寬等等，在晶圓廠生產前就要考慮清楚。

Cadence副總裁暨系統與驗證部門總經理Paul Cunningham表示：「說到過去的工作是帶領一個團隊做系統驗證，全世界拜訪IC設計的公司，觀察到數據、資料導致了人工智慧產業蓬勃發展，手機上也有許多感測器，亞馬遜的Alexa，以及自駕車等，都是有關於如何處理大數據，因此手上的產品必須是聰明、有智慧的，而資料中心也是，這裡頭都需要人工智慧晶片的協助，Cadence的加速器可以讓芯片設計驗證加速。」

Cadence台灣區宋總經理表示：「Cadence與國研院合作協助台灣半導體產業進行開發，並將硬體的高速電腦放在國研院中，讓大家進行測試，近期非常重視人工智慧晶片，以及與學術界的合作。」

半導體射月計畫執行長李泰成表示，科技部指導的射月計畫，目標是推動台灣的半導體製程以及系統研發，也與CIC合作，包括設計環境的建置斗，目前有50個團隊，包括學校來的團隊，其中有超過一半以上計畫是與人工智慧相關。

Cadence也計畫透過以促進產業界與學術界之間的技術交流為宗旨的「Cadence學術網路計畫」（Cadence Academic Network; CAN），針對晶片設計領域技術提供系統化、開放性的線上培育課程，讓系統晶片的驗證、設計與實現工具能夠更廣泛地應用在學術研究，以厚植台灣學研界的研發實力。