Altera公司宣布透过其EDA合作伙伴实现了预加重与等化链路估算（PELE）技术，帮助设计人员在Altera Stratix II GX FPGA中估算讯号的完整性设置。Mentor Graphics公司是首家在工具流程中整合了PELE的EDA合作伙伴。PELE最初只适用于Altera的内部讯号完整性专家系统，与Mentor Graphics HyperLynx工具结合后，高速设计人员采用该技术在几个小时内便可以完成系统仿真，并预测系统性能；而采用别的方式在实验室测试台上验证性能则需要花费数个月的时间。

透过完整的Stratix II GX的Multi-gigabit收发器MATLAB模型，PELE技术利用从用户序列信道中独立提取或者测量到的频域特征参数，来为每一个信道搜索讯号完整性的最佳设置。Stratix II GX FPGA整合了在600Mbps至6.375Gbps工作的20个低功率消耗收发器，这种方法降低了确定其最佳讯号完整性设置时的估算误差。

Altera亚太区市场总监梁乐观先生表示：「在我们EDA合作伙伴设计工具中整合PELE，可加速客户进行Multi-gigabit收发器设计，并帮助其将产品迅速推向市场的关键步骤。Altera致力于提供工具来帮助客户以最高效的方法开发下一代系统。」