德州儀器(TI)日前公佈65奈米半導體製程技術細節，它能讓同等級的90奈米設計縮小一半，電晶體效能提升四成，也維持TI每隔兩年就推出新一代製程技術的傳統。TI新技術還能將閒置電晶體的洩漏功耗減少1,000倍，同時整合數億顆電晶體以支援系統單晶片設計的類比和數位功能。TI現已有4 Mbit SRAM記憶體測試陣列功能，並計劃在2005年第一季利用新製程試產無線元件。

TI表示，相較於TI認證合格的90奈米生產製程，新的65奈米CMOS製程可將電晶體密度加倍，並讓TI取得領先優勢，於明年初率先將65奈米的優點帶給客戶。除了功能大幅提升之外，TI還會將65奈米製程用於高整合度系統單晶片設計，目前TI正積極採取多項重要行動，以期在這些設計的功耗管理上取得業界領先地位。

隨著多媒體和高階數位消費性電子功能陸續被整合至無線手機等許多產品，低功耗設計已成為TI客戶的關注重點，它們對電池供應電力，及現今複雜處理器所產生的熱量非常敏感。TI針對這些問題所擬定的策略包括，推出SmartReflex動態電源管理技術，並將其用於65奈米製程的無線應用晶片。這項創新技術會隨著使用者需求不同自動調整電源供應電壓，進而協助元件功耗控制，例如TI的OMAP應用處理器。採用SmartReflex技術後，電路速度會被緊密監測，以便將電壓調整至適當值，使其既能滿足效能需求，又不會影響系統效能；透過這種方式，無論工作頻率為何，元件功耗都能降至最低，進而延長電池壽命，減少元件產生的熱量。

昇陽電腦 (Sun Microsystems) 表示，TI先進65奈米製程為他們奠定基礎，使昇陽能生產新世代64位元處理器，以支援他們的Throughput Computing計劃和UltraSPARCTM發展藍圖。除了單純的運算效能外，功耗的重要性每年都在增加，TI已將這些創新功能用於電路層級和電晶體層級，幫助昇陽率先在晶片和系統層級解決功耗問題。